人工智能时代对处理海量数据的实时性提出了更加严格的要求,受限于集成电路晶体管物理特性逼近其极限,传统的通用处理器的性能已经很难满足其需求。近些年来,为了弥补通用处理器的不足,研究专用神经网络加速器的热潮逐渐兴起。本文使用Verilog HDL语言设计出一款卷积神经网络加速器,并基于RISC-V指令集架构扩展出卷积神经网络向量指令集。为了测试神经网络加速器的性能,将其嵌入到开源RISC-V处理器Ridecore当中,和其它类型指令的执行流程一样,神经网络扩展指令在处理器译码级进行译码,然后在执行级调用加速器对神经网络进行加速运算。Ridecore是采用RISC-V指令集架构设计而成,是两路超标量乱序执行的处理器。截止到目前为止,RISC-V只定义了常用向量指令集的符号形式,并没有对向量指令集进行二进制编码。为了使得设计出的指令集具有一定的使用价值,本文向量指令集综合了RISC-V指令集整体的编码风格和MIPS SIMD向量指令集的部分特征设计而成。向量指令集的类型包括卷积操作指令,池化操作指令以及非线性操作指令。本文采用Design Compile工具在28nm工艺下对加速器进行综合分析。实验结果表明:加速器单元最高可支持1.43GHz的频率,在资源使用量方面,加速器需要4447个查找表和277个寄存器资源。使用神经网络加速器之后,Ridecore处理器最高性能可提升212.9倍。