近年来，随着数字技术的快速发展，高速、高精度的模数转换器在信号处理中发挥着越来越重要的作用。目前主流ADC中流水线型模数转换器因兼顾速度和精度两方面的优势，因而得到了广泛应用和发展，如无线通信，高清晰数字电视，有源相控阵雷达等。本论文对12位125MHz开关采样频率Pipelined型模数转换器进行了研究和设计。通过对速度、精度和动态特性的综合考虑，该流水线型ADC采用前9级每级1.5位精度，最后一级3位Flash ADC的系统结构，并通过数字校正技术对流水线单元的误差进行校正。模块电路包括采样保持电路、1.5位流水线单元电路、时钟发生电路和数字校正电路等。为了获得较低的功耗和高增益、高带宽的要求，采用两级套筒式运算放大器电路结构，同时使用动态比较器减小整体的功耗，并消除回踢噪音。采用输入失调消除技术减小了动态比较器的失调电压的影响。结合改进的栅压自举开关电路使各级电路获得了较高的精度和线性度。双相非交叠时钟产生电路为开关电容式比较器和放大器提供了准确的时钟相位，使模数转换器在高速时钟采样频率下能达到设计要求。最后，利用Virtuoso完成了各模块的版图设计。在Linux工作环境下，基于SMIC0.18μm CMOS工艺库，使用Cadence工作平台中对设计的所有模块电路进行了仿真验证。模拟仿真结果表明：ADC的模拟信号输入范围为-1V到+1V，分辨率为12位，采样速率达125MHz。在3.4MHz输入下，SNR为58dB，SFDR为71dB，均达到了设计要求。