随着半导体技术的迅猛发展,突破物理尺寸的限制变得越来越困难,纳米线环栅已成为5nm以下技术节点的核心器件结构。而可重构场效应晶体管器件（RFET）得益于其自身的结构特点,通过极性栅（Program gate,PG）调控流经沟道内载流子的类型,在一个晶体管内可实现N型导电与P型导电的动态可重构,拓宽了传统晶体管的功能。这样通过RFET的可重构特性,从而可以达到使用较少数目的晶体管去实现更加丰富的逻辑输出,在未来超大规模电路的应用方面具有广阔的前景。本文的主要研究内容和成果如下:首先,利用TCAD工具,搭建了RFET结构,并模拟分析了RFET在不同纳米线直径、不同纳米线长度、不同两栅极间隔、不同温度下的直流特性,研究了不同漏极偏压下,器件寄生电容的情况。其次,依据TCAD在不同Vds的条件下,仿真不同尺寸、不同Vpgs的Ids-Vcgs、Ccgs-Vcgs、Ccgd-Vcgs、Cpgs-Vcgs、Cpgd-Vcgs、Ccgpg-Vcgs曲线,分别制作成查找表。并通过Verilog-A语言分别构建极性栅极电压固定与极性栅极电压可变的查找表模型。并利用构建好的查找表模型模拟器件的I-V、C-V曲线并与TCAD仿真的曲线进行比较,验证了所构建模型的准确性。最后,基于以上构建的RFET器件查找表模型,模拟了最基本的反相器,结果表明,在电源电压为2Vth的情况下具有最优的功耗与延迟的平衡;然后搭建了通过选通信号select来控制电路逻辑输出的NAND/NOR、AND/OR、XNOR/XOR、OAI/AOI电路。根据不同的输入情形对其传播延时、平均功耗、PDP进行仿真。结果表明,其中NAND门电路输入信号为下降沿时,其延时是最低的,NOR门输入信号为上升沿时,延时最低;AND门电路输出为下降沿的延迟要比上升沿的延迟要低,OR门与之相反;XNOR与XOR均在in2为下降情形时延时最低;对于OAI与AOI门输出为下降情况时的延时要比上升情况要低,但是OAI门的功耗受输入的变化影响比AOI门要大。另外探究了在电源电压为1.0V下,RFET的六管静态存储器电路,并评估了其读写速度与读写稳定性。