为了提高通信系统的可靠性,纠错编码应运而生,它通过增加一定的冗余,以降低通信传输速率为代价来提高可靠性。RS码作为一种常用的编码手段,在移动通信,卫星通信,数字广播电视,光存储等领域得到了越来越广泛的应用。FPGA即现场可编程门阵列,得到了突飞猛进的发展,已成为现代数字系统的主流实现平台之一。传统的RS码主要采用一维编码和硬判决译码算法,本文在借鉴传统RS码的编译码原理的基础上,提出了二维矩阵交织的编码方式,并在软判决算法的基础上,通过分析软信息在译码过程中对误码率的影响,围绕其在矩阵迭代译码过程中的修正问题,提出了基于二维联合修正软信息的译码算法,主要工作如下:(1)结合传统的RS码编译码算法,对译码中的各个模块的结构作了硬件实现,并结合本文中特定的码型做了一定的优化。(2)分析了GMD,Chase等常用的软判决算法,在matlab环境下对RS一维码硬判决算法和软判决算法做了仿真和对比。(3)介绍了通用的FPGA开发流程,在Xilinx ISE平台下对RS码译码的每个模块进行了仿真,综合和实现。(4)介绍了RS乘积码的结构及译码机制,着重分析了乘积码中噪声对信号的影响,以及软信息在迭代译码过程中的修正问题,提出了基于软信息的二维联合算法。在MATLAB中对乘积码硬判决和软判决分别进行了仿真,并在一维码译码的基础上,对乘积码分别做了硬判决和软判决的FPGA实现。