随着现代芯片设计逐步进入超深亚微米设计阶段,芯片的器件密度越来越大、工作频率越来越高,芯片电源网格的噪声越来越大。电源网格的过大噪声不但能引起功能逻辑上的问题,而且可能由于电流分配的不均匀而严重影响芯片的寿命。因此,在超深亚微米芯片的电源网格设计中,对芯片电源网格噪声的分析以及电源网格设计的优化越来越重要。本文研究主要集中于芯片电源完整性相关议题。芯片电源网格由于规模及复杂度较大,其建模、分析及优化都具有挑战性。本文在分析已有相关算法的基础上,提出了一些新的建模、分析及优化算法,在内容上主要涉及以下几个方面：芯片电源网格互连线建模算法,芯片电源网格快速仿真算法,电源Pads及去耦电容的优化放置算法,芯片电源网格简化模型构建算法以及芯片电源完整性分析软件设计探索,主要贡献如下：1)分析了电源网格寄生参数以及晶体管级模型对电源网格噪声的影响,提出了一种新的基于表查找和有限回流路径的芯片局部有效电感提取算法,并从效率和精度方面验证了该算法的优越性。2)针对分析整个网络时随机行走算法效率不高,提出了一种改进的随机行走算法。改进后的算法在分析整个电源网格时能在保持一定精度的前提下,比原有算法效率提高10倍左右。以此方法为预优算法,提出了一种基于随机行走算法预优的高斯-赛德尔迭代算法,该算法比基于不完全平方分解的共轭梯度法具有将近5倍提速,且具有易于并行实现、并行效率高等优点。3)提出了一种基于随机行走算法的电源pads分配算法。该算法能在给定pads数量或者最大允许压降时准确、有效地确定接近最优化的pads位置或者数量。4)提出了一种基于诺顿等效电路的芯片电源网格模型简化算法。该算法首先用本文提出的快速Y参数提取方法求取芯片电源网格端口间Y参数,然后用矢量拟合算法求解电源网格无源模型的等效电路,最后用随机行走算法求解端口电流源模型,从而构建出精简的芯片电源网格简化模型。仿真实验验证了该算法的精度以及高效性。该模型能用于芯片-封装-PCB电源分配网络的协同设计与优化。5)提出了一种考虑芯片-封装谐振效应的芯片去耦电容优化算法,该算法首先利用电源网格模型简化算法并结合封装模型,求得引起电源网格最大噪声的器件切换模式,然后结合随机行走算法对电源网格去耦电容进行分块优化,从而保证在精度与效率上都使得该算法能应用于全芯片优化。6)探索基于图形界面的电源完整性分析工具设计,并基于本文相关算法设计了一款功能相对完整的芯片电源完整性分析软件—IC P/G Simulator。