随着雷达技术的演变和发展，雷达成像技术已经成为现代雷达技术的一个重要研究方向，其在军用和民用领域中均占有举足轻重的地位。大阵列成像雷达作为一种近些年发展起来的新型成像测量雷达，具有高的角度分辨率，能够获得清晰的目标雷达图像。然而由于采用大阵列成像需要进行大量的数据处理，所以成像系统的实用性和实时性问题成为了巨大的困难，可编程逻辑器件的出现很好的解决了这个难题。随着近些年FPGA技术的飞速发展，更高性能、更大集成度的FPGA技术为大阵列成像系统的实现提供了一个可行的方案。采用FPGA的方式实现大阵列成像算法能够满足大量数据处理的要求，达到实时成像的需求，具有重要的军事研究意义。本文是对大阵列成像算法的FPGA实现研究，主要完成的工作包括以下几个部分：1．分析了大阵列成像技术以及大阵列成像算法，并在MATLAB软件平台上完成了该算法的仿真实验，获得了期望的成像结果，然后对算法的FPGA实现进行了整体框架设计和模块划分。2．利用FPGA设计和实现了算法中所需调用的基本单精度浮点数运算模块，其中包括基本的四则运算模块：浮点数加法器、浮点数减法器、浮点数乘法器；实现算法所需调用的其它基本模块：单精度浮点数累加器模块，256点单精度浮点数FFT运算模块。其中浮点数加/减模块，采用双通道尽量并行化处理浮点数加/减算法的设计方案；单精度浮点数累加器与256点单精度浮点数FFT运算器均采用了流水线的设计方式，获得了高的数据吞吐率。并完成了各个模块的时序仿真实验，实验结果表明这些基本的运算模块都具有高的数据处理精度和较小的逻辑使用率及较高的数据处理速度。3．搭建大阵列成像的子模块，包括幅度和相位求取模块，方差求取模块，获得成像前端数据的处理模块，及后端复数取模模块。其中幅度和相位求取模块是基于cordic算法的向量模式实现的，成像前端的数据则是采用cordic算法的旋转模式求解超越函数获得的。完成了各个子模块的设计和时序仿真，仿真结果表明各个子模块都具有很好的数据处理性能。4．将各个成像子模块组合，构成整体的大阵列成像系统，分析了整个系统的组成以及整个系统最后所能达到的性能，结果表明该系统能满足实时性的要求。