基于无线通信系统对于高速高精度ADC设计方法和应用的需求,本论文提出了一种二阶功耗优化方法,并在此基础上开发了流水线ADC系统新型设计方案,并以12位100MS/s ADC对该方案进行实现与验证。论文首先介绍了ADC几种典型结构和主要指标,通过比对各ADC典型结构的自有优势和应用领域的差异性,并结合研究所采用的工艺特色,研究确定了适用于高速高精度的流水线架构。其次,针对常见的基于单极点功耗模型进行系统架构设计较为粗糙,难以满足高速、高精度要求的缺点,在详细分析开关非线性和电容失配等对流水线ADC系统工作过程影响的基础上,提出了基于二阶功耗最优的系统架构设计方法并建模,使得在目前的工艺下设计12位100MS/s的指标成为可能。ADC总功耗较一阶设计降低了近40%。再次,详细推导了开关的导通电阻、开关电容热噪声、运放的有限增益和带宽等非理想因素与ADC指标的定量关系,以及各单元运放二阶最小建立时间与单位增益带宽和反馈因子之间的关系,并依此设计优化了采样保持电路、MDAC、比较器等关键单元电路。最后,基于0.18gm1.8V标准CMOS数模混合工艺,进行了ADC系统设计和仿真,结果满足指标要求。在采样频率100MHz,输入频率49.7MHz,差分满摆幅1.6V的情况下,SFDR达到80.1dB, SNDR达到70.1dB,有效位数ENOB为11.4位,核心功耗115mW。仿真验证结果证实,论文研究的流水线ADC二阶功耗建模、优化方法、单元模块参数指标分配理论具有一定有效性,对高速高精度ADC设计有一定参考价值。