弹上引信系统是否能够可靠稳定工作决定着武器效能能否充分发挥,因此,在应用环境下验证引信输出信号质量是否符合系统设计要求就变得非常必要。根据某所需求要设计一种对某引信输出的高频脉冲编码信号采集存储装置(采样速度≥500MHz、分辨率不低于8bit、输入阻抗≥1MΩ、输入电容≤8pF等)。根据指标要求以及在继承先前研究的基础上,本文优化设计了一种以FPGA为主控,SSRAM和Flash为存储介质的采样频率达500MHz的弹上高频脉冲记录仪。先前研究设计的记录仪存在发热、ADC适配不足、阻抗不匹配等问题或不足。本文针对存在的问题,以传输线理论和信噪比为基础,在充分考虑电路中传输线效应和电阻电容的分布参数对的电路影响下,重点对频率补偿分压器电路、ADC的前后端匹配、数字电源的耦合电容等电路作了详细的设计和优化。以噪声和信噪比为考量参数,在阻抗变换、ADC前端匹配、采样时钟、模拟电源等电路的设计和优化过程中作了噪声和信噪比的相关分析。以传输线的分布参数为基础对记录仪硬件电路PCB进行仿真设计。利用软件Polar SI9000对PCB层叠结构和阻抗控制作了详细的设计。以高速电路PCB设计常用的约束驱动原则,借助EDA软件Cadence分别进行了PCB层叠结构设计、LVDS信号线和关键单端微带线信号完整性仿真分析和PCB布局布线。记录仪的逻辑设计部分对存储器进行了逻辑功能仿真。性能测试结果表明记录仪得到了优化改进,实现了采样速度500MHz、分辨率12bit、输入阻抗1MΩ、输入电容5p F等性能参数,达到了技术指标要求。