随着电子产业的不断发展，人类社会已步入了高速信息化时代，集成电路的发展是信息化发展的一个标志。集成电路技术伴随着计算机多媒体技术、半导体技术、移动通信等技术的创新，其发展非常迅速。片上系统（SOC）一直是业界的标准，因此电源管理技术在集成电路领域的发展就显得十分迫切和重要。据了解，我国的电源类芯片占集成电路市场很大的比例，其中低压差线性稳压器LDO（low drop-out linear voltage regulator）的电源占有率最大（达到20%）。与开关电源相比，低压差线性稳压器不会由于开关的原因而引入电磁干扰，因此相对开关电源，噪声较低；低压差线性稳压器在面积上也占有绝对的优势，它可以很好的集成在芯片的内部。因为其轻巧便宜的优点，日常生活中的手机、电脑MP5等移动电源设备都集成了LDO芯片，鉴于以上原因，研究一款高性能的低压差线性稳压器是很有必要的。本文对传统类型的低压差线性稳压器进行了介绍。详细地阐述了电路的原理和电路的细节部分，并且分别对有片外电容和无片外电容的稳定性进行了详细的分析。本文着重于对有片外电容的低压差线性稳压器的设计，传统类型的低压差线性稳压器主要存在两个极点，片外电容的寄生电阻引入的零点用来补偿主极点，因此可以控制电路的稳定；而大的片外电容又有利于负载的瞬态响应，同时也会对电源纹波起到抑制作用。本次设计的突出重点在于加入了前馈网络（feed-forward network）FF部分，FF在不影响LDO的负载瞬态响应的前提下，提高了电路抑制电源纹波的能力。本文主要对偏置电路、带隙基准电压源和低压差线性稳压器主电路进行了详细的分析设计，通过软件仿真，各部分结果显示良好。在本次设计中，引入了前馈网络。前馈的作用主要是将电源纹波耦合到功率调整管的栅极，使栅极与源极压差是一个与电源无关的压差，因此输出电压的电源抑制比得到极大的提高。本次设计采用0.18μm CMOS工艺进行设计，并且完成了版图工作，芯片面积约为550μm×120μm。电路的仿真结果显示，系统可以稳定的工作。电路驱动负载范围的是0到100mA；当电源电压大于2.3V后，系统输出电压稳定在1.8V，其线性调整率为0.189%/V；负载在0到100mA之间切换，其负载调整率为0.056%/A；并且过冲电压和低冲电压都在10mV以下；小负载电流下电源抑制比在中频带非常好，即使在大负载情况下，电源抑制比在小于1GHz频带内，最小值仍大于46dB。