本文研究数字音频无线传输中的前向纠错(FEC)算法和电路的设计及实现。在本文中介绍了一种基于Altera 公司的FPGA Cyclone 芯片的实现方案。选用硬件描述语言VerilogHDL,在开发工具QuartusII4.2 中完成软核的综合、布局布线、汇编,在Modelsim 中进行时序仿真验证,最终下载到开发板中进行电路验证及测试。文章首先介绍了本前向纠错系统采用的方案,然后从总体规划的角度介绍了整个系统的内部结构、模块划分及所采用的设计方法和编程风格。之后对各个模块的设计进行了详细的描述,并给出了测试数据、实现结果及时序仿真波形图,并对设计的硬件下载验证进行了详细描述。本文对FEC 中的主要功能模块,诸如Reed-Solomon 编解码,交织与解交织,以及与外围的接口电路等给出了基本算法以及基于FPGA 及硬件描述语言的解决方法。在系统方案设计过程中,对模块如何合理划分及各个模块之间如何协同工作做了仔细的推敲,按照自上而下的设计方法将各个模块逐一细化,各模块之间通过端口信号通信进行连接,模块内部则由状态机控制时序。在代码架构时,尽量贴近硬件的实现方式,充分考虑FPGA 芯片内部资源的合理开销及VerilogHDL的可并发执行的设计理念,力求做到面积小而速度块,以满足产品成本、性能和实用性的要求。对于以后的SOC(System On Chip)集成,具有一定的参考价值。