论文部分内容阅读
随着现代通信技术的飞速发展,对作为核心部件的频率合成器的性能指标提出了越来越高的要求,而直接数字频率合成(DDS)器具有输出信号稳定、分辨率高、相位连续以及可控制性好已成为了一种现代新型的频率合成器。它是近几年发展起来的一种全数字化频率合成新技术,通常由相位累加器、波形存储ROM、数模转换器和低通滤波器构成,已在现在电子技术中广泛应用。DDS技术的关键是相-幅转换结构,传统的方法主要是采用ROM查找表法。由于受ROM容量的限制,其性能的提高是很有限的,随着集成电路工艺的发展,实时计算速度也在不断提高,因此用实时计算方法-坐标旋转计算机(CORDIC)算法代替对ROM的查表在实际应用当中是可行的。本论文首先讨论了传统直接频率合成器的工作原理和结构,并分析了CORDIC算法及实现结构,并用硬件描述语言(Verilog)对DDS中的相位累加器、调幅乘法器、简易微控制器以及CORIDC结构进行了前端RTL代码的设计,并在Altera公司的Cyclone系列FPGA上进行原型验证,采用Quartus2、Modelsim和Debussy进行了功能仿真。最后根据ASIC设计流程,采用TSMC 0.18μm1P6M的数字标准单元库进行设计,用Synopsys DC综合工具将DDS的前端RTL代码综合成门级网表,用Primetime工具进行静态时序分析,并用自动布局布线工具Astro后端版图的物理实现工作,最后用版图验证工具Calibre进行DRC/LVS工作。所设计的DDS电路具有以下特点：1.频率控制字为32位,相位控制字为16位,幅度控制字为16位,频率分辨率为0.05Hz,相位分辨力为2π/216,而且可与片外MCU进行通信来实现信号的频率、相位、幅度的调节。2.在TSMC0.18μm工艺下,RTL前端代码综合出来的DDS电路构能够在200MHz的时钟频率下工作。3.由于没有查找表ROM的存在,在版图实现中,不用考虑数模混合的问题,使DDS结构具有更强的抗干扰能力。