在现代战争环境下对通信系统的保密性和可靠性的要求日益提高。突发通信系统的高速比特流因具有突发、随机、短暂的特性，可以有效避地开敌方的电子侦查手段，增加通信系统的可靠性，所以得到了日益广泛的应用。 本文在设计的一种突发通信系统时引入了现代密码学中基于序列密码的相关攻击的概念。对序列密码的攻击是由截获的序列流获得其生成反馈移位寄存器(LFSR)的初始状态的过程。序列密码的攻击方法种类很多，包括线性逼近攻击和相关攻击，其中相关攻击中的快速相关攻击是效率最高的一种。快速相关攻击将接收端收到的序列密钥流的比特逐一代入原序列的反馈多项式所组成的方程组中，计算方程组是否满足原序列的反馈多项式的概率，通过一定次数的迭代，找到序列的初始状态，完成解密。本文设计的突发通信系统发送端数据流的生成采用m序列的截短序列来构造低码率的纠错码，在接收端创造性地采用了基于序列密码的相关攻击技术来译码，将密码学的技术融合进了突发通信系统的发送端和接收端，大大提高了系统的安全性。 在整个突发通信系统中，同步子系统占据了非常重要的位置，其中帧同步是其中非常重要的一环。突发通信系统对帧同步的要求有：正确建立帧同步的概率要极大，错误帧同步的概率要极小；帧同步码捕捉时间要尽可能的短；一旦实现帧同步后，能够稳定地保持，不被信道干扰引起的误码所破坏。针对突发通信系统帧同步电路独特的特性，本文给出了一种标准化的序列，其周期自相关和非周期自相关特性出色，随后借鉴了巴克码设计的思路，并以此序列为基础，设计了一种全新的帧同步机制并给出了两个方案，在极低信噪比的情况下对两种设计方案做了详细的说明和性能比对。 本文对设计的新的帧同步机制进行了基于FPGA的功能验证，证明此帧同步系统在采用方案二的设计时，在极低的信噪比下能实现很好的帧同步，达到了系统设计的指标要求。