无线通信技术在现代社会的信息交流中得到了越来越多的运用,而其发展离不开相关技术的支持,所以与它相关的无线集成电路设计得到了越来越多的研究。频率综合器是无线通信中经常使用到的一个电路模块,它的作用是为射频无线收发机提供稳定的本地振荡频率(Local Oscillator,LO),还可以为数字电子系统提供所需要的时钟频率。频率综合器的性能会对整个系统的性能产生影响,因此,能够设计出一种低相位噪声、低功耗、高集成度的高速频率综合器显得非常必要。频率合成器的实现结构有不同种类,基于锁相环(Phase-Locked Loop,PLL)的结构是其中应用最为广泛的一类,锁相环频率综合器电路是在普通PLL的反馈回路中加入分频器,经过调节分频器的分频比便可以使其提供不同频率的输出信号。分频器结构可以实现小数分频或者整数分频,整数分频结构比较简单,但是它对应的频率综合器的频率分辨率不够高,所以在它的基础上发展了小数频率合成。因为小数N分频器能够实现任意小数分频的功能,这就意味着输出信号能够是时钟参考频率的任意小数倍数,所以其频率分辨率得到了提高。此结构存在一个不足就是变化的分频比会导致锁相环压控振荡器(Voltage Controlled Oscillator,VCO)的控制电压发生变化,进而在输出频谱中产生小数杂散,降低了VCO输出频谱的纯度。基于此,本文在小数分频结构中又引入了Sigma-Delta调制器(Sigma-Delta Modulator,SDM),利用其噪声整形功能,对小数毛刺问题加以改善。本文首先分析了小数N频率合成器的频率合成原理以及实现结构,接着对SDM的原理和噪声整形功能进行了详细的研究。经过对一阶的SDM等效模型以及仿真结果的研究,证明其输出序列仍然具有明显的周期性,不能很好的改善小数毛刺干扰的问题,而仿真结果表明高阶的SDM的输出序列更加随机化,该结构的噪声整形效果相比单阶结构要好,对小数杂散的改善效果更加完美,所以本文采用了多级噪声整形结构(Multi Stage Noise Shaping,MASH),最终设计了一个工作频率16MHz,数据位宽为24位,MASH1-1-1结构的SDM,其结构简单,稳定性好。利用Simulink工具对所设计的Sigma-Delta调制器进行建模和功率谱仿真,功率谱波形显示其具有很好的噪声整形作用。本文利用Verilog HDL编写代码,针对TSMC 0.18μm工艺库,使用Design Compiler工具进行了综合,得到其门级网表。静态时序分析表明生成的网表满足了时序要求,最后给出了其数字版图。