本文着重研究了数字系统设计的相关技术和IP核的设计方法,分析了MCU的体系结构,编程仿真的环境和工具,用可编程逻辑器件进行硬件验证的技术方法。通过这样的技术过程,对MCU中的关键模块进行设计和验证,完成了对SOC中IP核设计关键技术的研究与实现。论文从应用的角度分析了SOC及P核的相关技术,包括软硬件协同设计、IP核复用、EDA技术、层次模块设计、逻辑综合和仿真验证。研究了以PIC17C42为原型的MCU的体系结构和指令系统,对各P核按层次和模块进行了结构和功能的划分。对MCU中的关键模块ALU模块、PC模块、串口模块和中断模块详细进行了功能分析,完成了各模块的结构设计和算法描述。优化了系统性能,降低了功耗。最后实现了各模块的的RTL级代码描述,并基于FPGA完成了电路综合及仿真验证。本设计采用自上而下的设计方法,用硬件描述语言Verilog HDL实现RTL级可综合代码。采用QuartusII作为设计开发环境实现代码编写和仿真验证,用Synplify完成电路综合。通过验证,本论文完成的模块在功能和时序上均符合要求,并可根据实际应用进行修改,实现了可复用的IP核,并归纳总结了进行SOC中IP核设计的技术和方法,为后续深入开展SOC设计的工作做好了准备。