VLT技术是一种可以同时大幅度改善击穿电压和降低导通电阻的新技术,但其难点在于从工艺上如何制造从源到漏逐渐变化的漂移区厚度。本文针对该问题开展深入研究。首先,研究了基于多窗口反应离子刻蚀技术的倾斜表面制备方法。分别建立了单窗口和多窗口刻蚀轮廓的数学模型,确定了用于优化窗口宽度、间距和数目的数值算法,并编制了实现该算法的MATLAB程序。最后把程序计算结果代入Silvaco TCAD工具,进行工艺仿真,获得了较为理想的表面平整的倾斜表面。其次,研究了基于多窗口各向异性湿法刻蚀技术的倾斜表面制备方法。分别建立了单窗口和多窗口刻蚀轮廓的数学模型,确定了用于优化窗口宽度、间距和数目的数值算法,并编制了实现该算法的MATLAB程序。最后把程序计算结果代入Silvaco TCAD工具,进行工艺仿真,也获得了较为理想的表面平整的倾斜表面。再次,进行了VLT SOI LDMOS工艺设计与优化。提出了一种制造VLT漂移区结构SOI LDMOS的CMOS兼容工艺,并利用Silvaco TCAD仿真软件对工艺条件和工艺参数进行了优化设计。该工艺方案仅需一张附加掩膜版就可以形成任意形状的VLT表面,为制造具有VLT结构的SOI LDMOS提供了一种成本低、效率高、效果好的新方法。最后,研究了VLT SOI LDMOS的工作特性。首先建立了导通电阻的数学模型,并借助该模型和Silvaco TCAD工具,对VLT SOI LDMOS的导通电阻、击穿电压以及器件的输出特性进行了研究。最终,优化设计出了在漂移区长度为15μm,击穿电压高达345V,而导通电阻仅为1.95/?mm~2的VLT SOI LDMOS。