论文部分内容阅读
随着信息技术的发展,计算机网络和电子商务一步步走进人们的生活,如何保证信息的安全成为人们越来越关注的问题。但目前,国内外广泛使用的SHA芯片大都是实现某种特定SHA算法的专用芯片,如SHA-1芯片、SHA-256芯片。因算法是确定且不可更改的,难以满足不同用户多层次的安全性需要。采用可重构计算技术设计的可重构SHA安全芯片结合了微处理器的软件灵活性和专用ASIC的高效性,可以根据需要来改变硬件资源的组合以适应不同的应用领域和安全场合,在高效灵活支持多种SHA散列算法的同时,更是降低了安全芯片失泄密的可能性。本文针对现有的四种SHA散列算法：SHA-1、SHA-256.SHA-384和SHA-512算法,结合可重构计算的设计思路与研究方法,设计出一种基于Altera公司的Cyclone系列FPGA的可重构SHA设计方案。本文首先介绍了常用的FPGA开发与仿真工具、设计方法、开发流程以及如何进行仿真,紧接着,研究分析了SHA-1、SHA-256、SHA-384和SHA-512四种算法,并在Quartus II综合开发环境中将他们——进行实现,并调用ModelsimSE6.2b仿真工具进行基于FPGA的仿真验证。然后,在总结、归纳四种算法可重构模块与单元的基础上,采用可重构体系的设计思路,设计基于FPGA的可重构SHA算法。在Quartus II综合开发环境中成功将可重构SHA算法进行了实现,并调用Modelsim SE6.2b仿真工具进行了基于FPGA的仿真验证；结果表明,设计的基于FPGA的可重构SHA芯片安全性高,速度快,灵活性高,既能灵活实现四种SHA算法,又能实现资源的充分利用,节约了一定的逻辑资源,克服了传统实现方式的弊端。其中本文所有算法的实现都是基于Verilog HDL语言和Cyclone系列的EPIC6Q240C8芯片。