通信系统的优化与生活息息相关,其中信道编码在改善通信质量方面一直有着不错的效果,Turbo乘积码（TPC）是一种性能优异的前向纠错码,它具有编码结构简单,译码复杂度相对较低,以及迭代译码收敛速度快的特点。所以,Turbo乘积码被提出之后,就迅速被广泛采纳,目前国内外针对TPC编译码算法的研究已经取得了很多成果。本文首先在理论层面介绍了编码理论基础,探讨了目前的二维和三维的编码结构,并且对其子码进行分析比较。然后,系统阐述了译码理论,分析比较了硬判决、软判决译码的优缺点,主要对译码性能更好的软判决译码算法展开研究。针对已有译码器译码复杂度大和延时高的问题,在传统Chase-II串行迭代译码算法的基础上做了一定调整。MATLAB仿真结果表明,改进算法在误码率为时性能损失在0.5dB以内。为了能够实现高速译码,借助FPGA平台,对行列分量码同为（64,57,4）的扩展汉明码的二维TPC,进行译码器硬件设计。选用Xilinx公司的xc7k410t系列芯片,模块化的实现改进Chase串行迭代译码算法的各个步骤,通过行为级仿真验证设计电路的正确性。利用Modelsim和ISE的联合仿真,分析定点量化后的译码器的整体性能,达到了与MATLAB译码仿真一样的效果,在信噪比为4.5dB时,误码率能够达到10^-6量级。依托于VPX架构,对本文设计的译码子卡进行联合测试,当工作时钟在200MHz时,最高达到26.14Mbps的译码率。结果表明,本文采用的改进算法和相应译码器设计能够满足实际工程需求。