在集成电路产业迅速发展的推动下,无线通信技术发生着日新月异的变化,各种协议与应用层出不穷。无线局域网也随之向安全性能越来越高,传输速率越来越快,质量可靠性越来越好的方向发展。基于电荷泵锁相环(CPPLL)频率合成器是WLAN射频收发信机的基本模块之一,为现代通信系统提供高纯度、高频率、高稳定度、可编程的本振信号。分频器是电荷泵锁相环频率合成器一个非常关键的组成部分,位于其反馈回路中。由于压控振荡器的输出直接接入分频器,工作在最高频率的双模前置分频器,它的功耗占整个频率合成器功耗的较大部分。随着现代通信系统工作频率的不断升高,其功耗也急剧增加。因此,对于射频集成电路工作者来说设计一个高速、低功耗的分频器仍是严峻的挑战。本文研究的主要内容是应用于WLAN的低功耗可编程分频器设计。可编程分频器从宏观上属于数字电路,它由双模前置预分频器,吞脉冲计数器和可编程计数器组成。作为分频器前端的双模前置分频器决定了分频器的主要性能,已经成为优化系统速度和功耗的瓶颈。本文首先分析各种预分频器的优缺点。模拟结构单模分频,设计难度大。相位转换结构的双模切换是利用不同相位的同频信号之间转化来实现,它的优点是功耗低,但在相位开关切换时容易产生毛刺,使信号逻辑混乱,并且结构复杂。传统双模前置分频器结构简单,可能发生的故障点少。考虑到实际电路的需要,本文采用传统双模前置分频器结构,基于4／5分频电路的32／33双模前置分频器,对其进行低功耗优化设计。随后分析吞脉冲计数器和可编程计数器的工作原理,给出整个可编程分频器的拓扑图。二分频器是整个分频器的最基本组成单元。在分析各种二分频电路的基础上,本文采用SCL结构。随后对SCL电路进行详细的分析,给出了SCL D锁存器的小信号模型并推导出其延迟公式,最后在优化设计的基础上给出了D触发器的电路图。本文的新颖点在32／33双模前置分频器上,设计不以追求高速度为唯一目标,是让其正确工作在WLAN802.11a.b频率覆盖范围的基础上尽可能的降低其功耗。采用TSMC 90nm 1P9M CMOS工艺,利用Mentor Graphics Eldo对其进行仿真,在输入频率为5.8GHz时,功耗仅为1.86mW。最后基于此双模前置分频器,设计适用于WLAN802.11b标准的可编程分频器,仿真结果满足设计要求。