在现代通信系统中,语音通信一直都是一项非常重要的、不可或缺的业务。由此ITU相应地制定了一系列的语音标准,其中G.723.1是低速率语音编解码的解决方案之一。目前,G. 723.1编解码器通常使用通用DSP实现。通用DSP成本较高,若设计专用的G.723.1编解码器ASIC芯片,可有效降低成本,利于G.723.1编码解码器在更广泛的领域应用。本文首先介绍课题背景、目的和语音编码的国内外发展情况,简要叙述了低速率语音编码的相关原理,然后对G.723.1语音解码算法了详细的研究,并设计了芯片的基本结构。本文通过专用嵌入式DSP软核实现了G.723.1语音解码器的算数运算功能。设计了DSP软核的汇编代码,通过编译将代码转化为二进制代码,并固化到芯片的ROM内。本文对汇编设计流程进行了详细的研究,分析各个功能模块的基本功能,充分重用寄存器,提高程序运行效率,并完成对G.723.1解码器的嵌入代码的优化、测试,给出了汇编设计的调试结果,调试结果证明解码后获得的重建语音信号在自然度和可辨识性上都令人满意。最后,本文完成了对G.723.1语音解码器的ASIC设计,用Verilog硬件描述语言对输入、输出、码流控制、CPU接口等外围I/O模块完成了设计和功能仿真。完成了嵌入式DSP软核与外围I/O模块的集成、顶层功能仿真、综合。整个解码器电路有16124门,所设计的电路在功能和质量上都达到要求。