深亚微米片上总线的串扰延迟、功耗和噪声已成为限制总线性能和可靠性的关键因素。通过低功耗编码、串扰抑制编码和检错/纠错编码可有效解决这些问题,从而提高总线的性能和可靠性并降低总线动态功耗。本文在研究国内外总线编码最新进展的基础上,归纳总结了总线编码的一般概念和研究方法。根据深亚微米总线模型和统一的总线编码框架,提出了一种低功耗抗串扰自适应时空总线编码方法以降低深亚微米总线的串扰延迟和功耗。采用SPEC标准数据源对算法进行了评估,该方法在消除恶性串扰的同时使总线数据吞吐率提高了62.59%~81.62%,功耗比同类方法降低14.63%~54.67%,对于32位数据总线,仅需7根冗余线,在动态功耗、布线资源和性能方面获得了有效的优化。此外,采用IP设计技术将该算法映射成可重用的硬宏模块,并对其时序、面积和功耗等关键特性进行版图精准的评估,同时还建立了其整体验证环境,从物理实现的层次验证该算法的可行性及有效性,初步探讨了总线编解码算法的物理实现、验证与应用。