论文部分内容阅读
BCD（Bipolar-CMOS-DMOS）智能功率集成技术通常分为三类：高压BCD、高功率BCD和高密度BCD工艺技术，其中高密度BCD工艺将信号处理和功率激励单片集成，满足便携式、低功耗产品持续增长的应用需求，是目前BCD工艺发展的主流方向，具有最广阔的应用前景。高密度BCD工艺面临的挑战之一是如何在提高工艺中核心器件LDMOS（Lateral Double diffusion MOS）器件耐压的同时，取得耐压和导通电阻的平衡，降低功耗。本文基于华润上华0.25μm BCD工艺，在不显著增加导通电阻的情况下，通过结构优化提高通用低压LDMOS器件的耐压能力。本文首先分析了LDMOS的器件结构、工作原理，再结合其工艺实现条件，利用Silvaco TCAD软件建立器件模型，通过实验数据验证模型的正确性。进一步模拟验证决定LDMOS器件特性的核心参数，总结得出影响LDMOS器件耐压和导通电阻的关键参数是漂移区长度、掺杂浓度和场板长度。在尽可能保证与原有工艺兼容的前提下，对LDMOS进行结构优化。综合考虑影响器件耐压和导通电阻的关键因素，合理调整场极板长度、漂移区横向尺寸，使LDMOS耐压由初始的43V提高到了66V。其次，根据RESURF（Reduce Surface Field）全耗尽条件，在保证漂移区总耗尽电荷不变的情况下，通过改变漂移区的掺杂分布，提高表面掺杂浓度，使电流线集中在器件表面，实现导通电阻由211mohm.mm~2降低为50mohm.mm~2。最终仿真实现在LDMOS导通电阻略微增加的情况下，击穿电压提高50%。对本文所设计的高耐压LDMOS器件的特性参数（阈值电压Vth、饱和漏电流Idsat、漏端击穿电压BVdss）进行流片验证。测试结果表明，高耐压LDMOS器件的特性达到了设计目标，LDMOS器件漏端工作电压由25V提高到36V。本文的研究工作为高耐压LDMOS的设计提供了一定的技术参考。