随着SoC的发展,越来越多的嵌入式微处理器和外设被集成到一个芯片上,SoC设计复杂度呈现出指数级的增长。SoC的软硬件集成和优化的越来越复杂导致了系统架构开发的工作量急剧增加,延长了SoC系统的开发周期,包括软件开发、硬件开发和系统验证时间。不断增加的对低功耗和缩短上市时间的需求,迫使在较低抽象层次的RTL开发不能满足SoC设计对仿真时间的要求。新兴的电子系统级设计方法学克服了RTL设计所面临的挑战。ESL设计以抽象的方式来描述SoC系统,给软硬件工程师一个虚拟的硬件原型平台,用以进行设计初期的硬件系统结构探索和软件程序开发。ESL设计能够提供比RTL设计更快的仿真速度以及根据实际需求所要求的不同抽象层次的时序精度,以进行SoC系统整体性能的评估。本文利用新兴的ESL设计方法学,设计出C*CORE嵌入式微处理器的混合模型,包括ISS和Cache,详细介绍了基于ESL设计的方法,实现ISS和Cache的流程,并且介绍了将其集成到法国开源平台SoCLib的方法。最后,在SoCLib上对所建立的C*CORE混合模型进行了功能测试和性能评估,实验表明所建立的模型与RTL模型在仿真速度上有着极大的优势,而又保证了相当的精度。