为了应对千万亿次(Petascale)高性能计算的挑战，国家智能计算机研究开发中心提出了一种新型的体系结构——超并行处理(Hyper Parallel Processing，HPP)体系结构。在HPP体系结构中，通信系统占据了非常重要的地位，它的性能将直接影响整个系统的性能。而基于HPP体系结构的曙光5000高性能计算机的开发调试周期较长，需要在无实际硬件环境的条件下使用模拟器协助上层系统的开发调试。然而，传统模拟器的模拟效率不适合支持HPP通信系统的开发和调试。因此，设计并实现一种支持HPP体系结构的高效通信系统模拟器具有重要的意义。　　 本文主要研究在HPP体系结构下实现通信系统模拟器的关键技术：针对传统时钟级模拟器和功能级模拟器减速比过大且实现过于复杂的问题，提出了接口级模拟器框架，提高了模拟器的效率，简化了模拟器的实现：采用时空转换技术，解决了使用串行软件模拟并行硬件的问题；基于发送方的故障注入技术，在通信的发送方进行故障注入，通过故障模式来完成对接收方故障的模拟。　　 基于HPP模拟平台，本文设计并实现了HPP体系结构下通信系统模拟器chipbaby。利用HPP系统底层硬件提供的全局物理地址统一编址并共享内存的特性，封装实现了基于共享内存的通信系统缓冲区管理模块，并在此基础上实现了高性能通信系统的消息传递等功能模块，向上层通信软件BCL-5提供了与目标硬件平台一致的接口。　　 对于chipbaby系统的性能测试和分析表明：在HPP模拟平台上，chipbaby系统的整体通信延迟为4.3μs，通信带宽为926.2MB/s，与真实硬件目标系统的1.5μs和2.5GB/s相比，系统“性能减速比”均在3以下；同时使用chipbaby模拟器的故障注入技术，对上层BCL-5的可靠性协议进行了验证。