分子动力学模拟通过利用计算机求解体系内所有粒子的运动方程来模拟粒子的运动轨迹,从而获得系统的温度、体积、压力等宏观和微观过程量。分子动力学模拟作为原子尺度模拟的经典算法,在计算物理学、计算化学、材料科学、生命科学、生物医学等多个领域有着广泛的应用,已成为与实验同等重要的科学研究方法。分子动力学模拟过程中,需要花费大量时间用于计算范德华相互作用和静电相互作用,而模拟具有现实意义的生物大分子体系往往需要几个月甚至几年时间。因此,针对生物大分子进行微秒甚至毫秒级别的模拟,对范德华相互作用和静电相互作用的优化加速具有重要意义,其中进行软件加速和硬件加速是提高计算速度的重要方法。近年来,随着集成电路技术的快速发展,分子动力学模拟在专用集成电路（Application Specific Integrated Circuit,ASIC）以及现场可编程门阵列（Field Programmable Gate Array,FPGA）上都得到了很好地实现。需要指出的是,相比于ASIC,FPGA具有设计灵活、功能强大、风险低的优点。因此,利用FPGA在软硬件协同设计环境下的硬件加速技术具有重要的研究意义。本文对分子动力学模拟中短程力计算系统的系统框架进行介绍,并分析了盒子拆分的方法,以及系统采用流水线技术的原因,为流水线设计提供了理论依据。传统的并行化算法主要分为原子分解算法、力分解算法与空间分解算法。在传统的并行算法基础上,利用FPGA提供的丰富的设计灵活性,可以有效提高系统的性能。本文在此基础上,提出了粒子划分和流水映射方法,分析比较了不同设计方法下系统的性能情况以及同一数据集在不同平台下迭代时间,分析结果表明本文采用的流水线设计性能最佳。为减少分子动力学模拟中短程力计算的时间消耗,设计并实现了匹配单元,将不需要计算短程力的粒子对过滤掉。理论上,分析了分子动力学模拟中粒子间作用力的物理规律,提出两种满足短程力计算要求的粒子对筛选方法:偏序法和平面法。技术上,使用新兴的硬件描述语言Spinal HDL,在Xilinx Virtex Ultra Scale+HBM VCU128 FPGA板卡上实现了匹配单元。将硬件测试结果与理论结果进行对比,验证了匹配单元可以有效过滤掉对短程力计算没有贡献的粒子对。同时对使用偏序法、平面法和使用直接计算法两种情况下的资源消耗进行对比分析,实验结果表明使用偏序法、平面法可以节省系统70%的DSP（Digital Signal Processor,DSP）资源。为进一步优化静电短程力和范德华力的数值运算,减少系统的资源消耗,本文提出了利用插值查表法求范德华力的方案,并对短程力计算单元进行定点化和位宽缩减。理论上,分析了插值查表法的原理以及多项式拟合的定点化过程。技术上,使用Spinal HDL硬件描述语言实现了短程力计算单元。实验结果表明,在保证计算精度的情况下,减少了运算时延和DSP的数量,并降低了短程力计算单元整体的资源消耗。为了管理潜在的数据危害以及减少回写次数和缓解读写压力,设计并实现了力累加单元,对短程力计算系统内部正在计算的盒子内的粒子进行力的累加求和。理论上,分析并提出了2种力累加方法:参考粒子力累加器和邻近粒子力累加器。技术上,同样使用的是Spinal HDL,并在Xilinx Virtex Ultra Scale+HBM VCU128 FPGA板卡上实现了力累加单元,通过仿真测试,验证了力累加单元的累加功能。实验结果表明,力累加单元的资源消耗非常小,对整个系统的影响也非常小。