论文部分内容阅读
以超宽带(ultra-wideband,UWB)技术为代表的无线技术正在颠覆人们传统的生活观念。更加便携,更加稳定,更加高速是经历这场技术变革的人们不断追求的目标。无线超宽带系统中用于处理基带信号的模数转换器(arialog-to-digitalconverter,ADC),是超宽带技术中最重要的部分之一。高速中等精度的要求使得模数转换器的类型受到了限制,更重要的是,片上系统(system-on-chip,SoC)嵌入式的开发模式,使得很多消耗很大功耗的模数转换器不得不望而却步。目前,国际上针对这样的应用背景的研究较少,同时满足速度和功耗以及嵌入式设计的模数转换器凤毛麟角。但是高速模数转换器在基带中的运用却是不可取代的。 基于这样的背景,本文设计了一个低电源电压下的8比特320MS/s折叠内插结构的模数转换器。该ADC在结构上舍弃了常用的单级折叠和单级内插结构,通过级联的方式来增加级联增益从而克服失调。流水线式采样开关节省了用于实现信号完整建立而增加的额外功耗。失调平均电阻阵列置于两级折叠电路之间也从一定程度上节省功耗。版图的上精心的布局减小了连线的寄生,同样减少了功耗的浪费。前端采样保持电路的优化有效缓解了高速采样下的时钟馈通和电荷注入效应,缓冲级巧妙地将衬底电容与输出隔开,提高了电路的线性度。 该模数转换器利用0.13微米CMOS工艺实现,有效面积仅为0.63mm2,非常适合嵌入式应用。本文在1.2V和1.4V电源电压下分别对模数转换器的静态和动态性能进行了测试。该转换器在1.4V电源电压,1MHz输入信号情况达到了43.4dB的信噪失真比(signal-to-noise and distortion ratio,SNDR)和53.3dB的无杂散动态范围(spurious-free dynamic range,SFDR),在奈奎斯特频率输入情况下信噪失真比和无杂散动态范围分别为42.1dB和49.5dB。差分非线性(differential nonlinearity,DNL)和积分非线性(integral nonlinearity,INL)分别为+0.75/-0.68LSB和+1.4/-2.4LSB。250MHz采样率下功耗为34mW,质量因数(figure of merit,FoM)为1.14pJ/转换步长。