技术映射的任务是将一个电路的门级网表转换成采用FPGA芯片内部LUT实现的LUT网表,它是FPGA CAD流程中的重要一环,包含逻辑优化与结构优化两个部分。逻辑优化的主要目标是对电路进行分解,使得电路能够满足FPGA芯片内部LUT k-输入的要求;结构优化的主要目标是将电路转换为LUT网络。目前,现有的逻辑优化算法运行效率并不理想,而现有的结构优化算法在电路延时、面积以及算法运行效率方面仍有提高的空间。本文针对技术映射的两个部分,分别提出了相应的改进算法。逻辑优化部分,本文以ROBDD为基础,对规模不同的电路采用不同的ROBDD表示方法:对于大规模电路,为了减少内存的开销,保证算法正常执行,选择Local ROBDD对电路进行描述,对于小规模电路,选择Global ROBDD对电路进行描述,提高逻辑优化的效率。在电路表示完成后,利用ROBDD中的域节点以及域操作对电路进行分解,使得电路能够满足FPGA内部LUT k-输入的要求。结构优化部分,本文提出了一种以延时、面积和效率为优化目标的基于迭代的启发式结构优化算法,主要包含三部分:划分产生、划分选择和LUT覆盖。划分产生通过动态规划的思想,快速为电路中的每一个节点产生所有k-可行划分,划分的选择是一个迭代的过程,它包含向前遍历和向后遍历,向前遍历根据优化目标为每一个节点选择最优划分,而向后遍历则选择合适的节点作为LUT的根节点,通过多次向前遍历向与后遍历的迭代,最终选出最优的划分集。LUT覆盖则是采用划分选择的结果,利用FPGA芯片内部的LUT实现对电路的覆盖,最终形成LUT网络。实验结果表明,本文提出的技术映射算法在电路的延时面积以及算法运行效率上都取得明显提升。