随着微电子工艺和技术的发展,高精度的模数转换器(ADC)在民用市场和军事领域的应用越来越广泛。对于加速度传感器而言,基于Sigma-Delta(ΣΔ)调制技术的数字闭环接口电路对器件失配的敏感度较低,易于和数字芯片集成,是实现高性能加速度计接口电路的有效途径之一。作为加速度计接口电路中关键模块的ΣΔ调制器是制约其性能的主要瓶颈之一。本文针对高性能加速度计接口电路的应用需求,完成高精度的ΣΔ调制器电路的研究和设计。本文首先比较了几种低通ΣΔ调制器的特点,选择了一种四阶单环的全前馈结构作为本文的设计目标。该结构能够减小积分器的输出摆幅,不仅降低了整体功耗,还有利于减小系统的谐波失真。在Matlab的Simulink环境下对该系统建立非理想行为级模型,其中包含运放非理想模型、开关非理想模型、运放热噪声模型、KT/C噪声模型等等。通过建模仿真优化确定结构参数以及运放等模块的设计参数,为后级电路设计提供基础。基于系统的量化噪声传递函数和量化器的准线性模型,利用根轨迹法对该高阶系统的稳定性进行分析。通过非理想行为级建模确定设计参数后,在Spectre下对该调制器进行模块电路的设计,包括积分器、比较器、开关电容求和电路、时钟产生电路、一位DAC电路等等。为了抑制偶次谐波失真和共模干扰,采用全差分结构进行电路设计。全差分运放的共模反馈环路采用开关电容电路实现,降低共模反馈环路对输出摆幅和运放直流增益的影响。采用斩波稳定技术来降低第一级积分器运放1/f噪声和失调对调制器输出的影响。基于标准的0.5μm CMOS工艺进行整体仿真,调制器电路在1kHz带宽内信噪比为102dB,与行为级建模仿真结果相近,系统的动态范围约为105dB。完成了版图的设计、后仿真验证以及初步的测试工作。版图的后仿真结果和电路仿真结果相接近。测试结果表明,在5V电源电压下,采样频率为250kHz时,系统功耗为20mW。其中,不带斩波技术的调制器电路信噪比为89dB,带斩波技术的调制器电路信噪比达到99dB,验证了斩波技术原理的正确性,完成了预期的设计目标。