随着科技的发展,雷达技术的应用越来越广,技术指标也相应地提高,这就对信号处理的硬件平台提出了新的挑战,传统的雷达信号处理机都是采用VME标准或CPCI标准,其板卡之间以并行总线的方式进行数据传输,但并行总线的数据传输速率的瓶颈问题大大限制了其应用。而近几年才发展起来的VPX标准由于引入了高速串行总线,使板卡之间数据传输速度得到很大提升,突破了并行总线传输瓶颈的问题,因此基于VPX标准的信号处理平台得到越来越多的使用。本论文所研究的内容是基于VPX架构的信号处理平台上高速串行总线的控制与应用的问题,该平台中包含FPGA、DSP和PowerPC三种处理器,并含有Serial RapidIO、RocketIO和PCIe三种高速串行总线,其中Serial RapidIO总线以交换互连的方式连接硬件平台中的各个处理器,RocketIO用于FPGA之间的互连,PCIe用于PowerPC之间的互连,论文中对前两种高速串行总线的协议分析、控制和应用方面做了详细说明。在PowerPC上运行VxWorks操作系统,通过BSP移植搭建了一个适合于本硬件平台的操作系统,并通过操作系统实现对Serial RapidIO交换芯片的控制,完成系统枚举功能,建立路由表,并为系统中各个端点分配ID。在FPGA方面,测试Xilinx公司提供的Aurora IP核的控制与传输性能,针对Serial RapidIO IP核,修改其复杂的用户接口,建立了一套适合本系统中所有FPGA都适用的简化的用户接口,并验证了修改后的用户接口的正确性,测试了SRIO的传输性能。针对具体的雷达参数和要求,本论文给出了一套以FPGA为架构的信号预处理模块中数据传输的具体方案,分析了高速串行总线在不同情况下的具体应用,使节点之间以12.5Gb/s的速率进行数据传输,在此基础上正确实现了信号预处理功能,在FPGA中得到了正确的脉压结果和非相参积累的结果。在工程实现中,优化是必不可少的环节,论文中讨论了FPGA在实际应用中的几种优化措施,并在这几种优化方案的基础上得到了稳定的结果。论文最后,对论文所做的工作进行了总结,说明了论文所研究内容的优势和意义,以及论文中的不足和后续的研究工作的切入点。