目前,有关片上网络架构的容错路由研究多数是在全局同构拓扑结构中进行讨论的,但是全局同构的拓扑无法为片上系统降低能耗开销。本文研究了带有全局同步局部异步和电压频率岛技术的片上网络容错路由算法,提出了WVGFTR-NoC路由算法并对该算法进行了性能评估。由于数据包在经过跨时钟缓冲区时需要消耗较长的时间,而在基于二维N×M Mesh拓扑结构中,现存的最短路径路由算法存在路由数据包需要经过较多跨时钟域缓冲区FIFO的问题。本文首先以基于奇偶转弯模型的最短路径路由算法ROUTE算法为基础,提出了 WVGFTR-NoC算法,该算法借鉴了“向前一步看”的贪心算法思想,最终使得数据包在从源节点到目的节点的整条路径上包含尽可能少的跨时钟FIFO个数,从而减少了整个片上网络的平均传输延时;同时,为了防止出现某些局部数据传输热点,本文采用了“输出端口计数器”的方法对某个路由器端口待转发的数据微片进行计数,最终使得数据微片的传输尽可能地选择拥塞程度较低的路由器端口。为了对提出的WVGFTR-NoC算法进行性能验证,本文设计了片上网络路由算法性能仿真器。根据论文提出的路由评价方法,对WVGFTR-NoC和ROUTE两种算法的相关性能仿真结果进行了比较。仿真结果发现:在均匀随机模型、热点模型、置换模型三种流量模型下,本文提出的WVGFTR-NoC算法比基于转弯模型的最短路径ROUTE算法的网络平均延迟和数据包平均经过的跨时钟域缓冲区个数均有所减少,同时在存在边界故障节点的情况下,WVGFTR-NoC算法在网络平均延迟也优于ROUTE算法。