论文部分内容阅读
在工业控制系统的设计目标向更加高速、更低功耗、更高可靠性、精准、尺寸缩减的趋势下，系统的主要部件模数转换器逐渐得到重视。日前，市面主要的模数转换器（ADC）包括Flash ADC、SAR（Successive-ApproximationRegister）ADC、时间交织ADC及流水线型ADC等，其中SAR ADC以其具有中速（一般为小于5Msps）、中精度（一般为8～18位）、低功耗和小尺寸的相对全面的优点被应用于广泛的领域。由于系统工艺条件中电容不匹配、噪声等的影响，传统SAR ADC的精度限制在12位以下。本文的设计是14位的带有自校准的电容阵列的SAR ADC，明显改善了高位的SAR ADC精度低的问题。其电源电压为1.8V，时钟频率为125kHz，功耗为530W。本文首先介绍了课题的背景及研究目的与意义及近年来ADC的发展趋势，并阐述了当前国内外的研究状况，且基于其进行了对比分析。采用SMIC0.18m工艺对ADC进行了设计，即14bitSAR ADC的结构，包括数字部分和模拟电路部分。其中模拟电路部分由采样缓冲放大器、比较器、数模转换器电容阵列（RDAC+CDAC+Cali-DAC）、偏置电路等几部分组成。并分别介绍了各部分的功能、关键技术以及仿真结果。分析了精度限制的电容失配原因，介绍了混合DAC中基于二进制加权电容阵列的自校准算法，并特别说明了基于自校准算法的Cali-CDAC阵列结构的实现过程。校准的基本思想即为将得到的校准电压通过缓冲电压直接接回到CDAC中达到校准的过程。为了验证校准设计的准确性，本文采用了统一的方法对未加校准和失配的14bitSAR ADC、加入失配的14bitSAR ADC和加入失配和校准的14bitSARADC的仿真输出进行比较。论文最后采用SMIC0.18m COMS工艺设计了电路的关键模块版图，包括数字版图的综合、布局布线及模拟版图的绘制，并进行了DRC和LVS验证。最后对整体版图进行后仿真，验证设计结果的正确性。