高速CMOS图像传感器以每秒上千帧的速度记录一些高速现象，然后通过将高速记录的图像慢放来进行研究或观赏。当前高速检测及机器视觉等领域非常火热，这些领域都依赖高性能的高速CMOS图像传感器。像素信号处理电路作为高速CMOS图像传感器的核心模块之一，其性能决定了高速CMOS图像传感器的成像质量和成像帧率，具有重要的研究意义。本文对高速CMOS图像传感器的信号处理电路进行了深入的研究，研究内容如下:　　本文分析了像素信号的特性，提出了一种列并行流水线相关双采样存储电路结构。该结构可以支持像素阵列的双列线两行像素同时读出或者相邻行像素单列线乒乓读出。两种方式下像素的采样储存时间为列并行相关双采样存储结构的二倍，该结构适用于多列共享像素信号读出电路，可以提高图像传感器的帧率，也有助于降低读出电路面积。　　本文提出了一个四列共享并行的像素信号模拟预处理电路。该模拟预处理电路的信号处理时间为图像传感器行读出时间，节省了像素复位、采样复位、传输管开启以及采样光强信号的时间，可以实现1/2/4/8/16倍增益放大，可以减少模拟预处理电路的个数，版图可以更方便地在八列像素尺寸宽度内实现。　　本文设计了一款8.33Msps，12比特全差分流水线逐次逼近ADC，分别采用了Vcm-based动态逐次逼近子ADC和半增益数模单元。该ADC结构灵活，可以与像素模拟预处理电路结合，实现高速多列共享并行处理CMOS图像传感器系统设计，可以有效减少高速CMOS图像传感器的读出电路数量和面积，实现高精度量化的数字图像。　　采用本文设计的像素信号处理电路，设计了一款多列共享并行高速CMOS图像传感器，其采用0.18μm1P4M CIS工艺实现，面积为3.8×4.9mm2，像素采用7.5μm四管有源像素，有效分辨率为256×128，帧率高于1000fps，共有16个读出电路通道。