针对传统增强型GaN FinFET器件阈值电压较低、Fin宽(Wfin)工艺窗口较小和电流密度较低的问题，本文提出了一种基于薄势垒技术的AlGaN/GaN金属-氧化物-半导体Fin结构场效应晶体管(AlGaN/GaNMOS-FinFET)。该结构是在传统GaN MOS-FinFET器件中引入薄势垒AlGaN(4nm)/GaN异质结构降低栅下二维电子气(2DEG)，并通过生长SiN电荷调制层诱导栅外2DEG增强。结合理论仿真和实验分析，研究了GaN FinFET器件特性、三栅调控机理及其工作原理。本论文的主要研究成果包括：　　(1)建立了薄势垒GaN FinFET器件物理模型。首先，考虑了势垒层厚度对极化电荷浓度的影响，拟合了AlGaN/GaN异质结极化因子(Polar.scale)随势垒层厚度(HAlGaN)的变化函数，从而建立了薄势垒AlGaN/GaN异质结极化模型。然后，根据平面型GaN HEMT工作原理，初步建立了GaN FinFET迁移率模型。最后，结合C-V测试和能带分析研究了栅外SiN诱导2DEG增强机理，确定了SiN/AlGaN界面正电荷是诱导栅外2DEG增强的主要原因，从而建立了薄势垒GaN FinFET器件模型。　　(2)完善了GaN FinFET器件制备工艺。首先，通过将实验样片的测试值与设计的尺寸作对比，确定了纳米带阵列最佳的曝光剂量和显影时间分别为400mC/cm2和80s。然后，开发了两种纳米带阵列结构制备工艺，优化了SiO2硬掩膜层和AlGaN/GaN异质结刻蚀菜单。接着，开发了四甲基氢氧化铵(TMAH)湿法腐蚀纳米带阵列工艺，获得了侧壁陡直、低损伤和表面光滑的纳米带阵列结构。最后，优化了欧姆接触和肖特基接触条件，实现了较低接触电阻率的欧姆接触，以及低关态泄漏(60mA)和较高开启电压(1.75V)的肖特基接触。　　(3)研究了薄势垒GaN MES-FinFET器件金属-半导体肖特基接触特性。通过对比GaN MES-FinFET器件顶部和侧壁的栅金属肖特基接触特性，明确了侧壁栅与2DEG直接接触对栅正向漏电的影响。在GaN MES-FinFET工作原理分析的基础上，提出改善栅极正向漏电方案。最后，基于侧壁正向漏电较大和反向三栅耗尽作用较强的特性，提出了一种新颖的GaN Fin结构肖特基二极管(GaN Fin-SBD)，该器件获得了较低的开启电压Von=0.548V、较高的电流密度IF=459mA/mm(V=5V)和较低的反向漏电流10-3~10-4mA/mm(V=-5V)。　　(4)重点研究了薄势垒GaN MOS-FinFET器件性能和三栅调控机理。首先，研究了薄势垒GaN MOS-FinFET器件阈值电压特性，并通过建立栅下电子浓度分布模型研究了三栅结构对阈值电压调控机理。需要特别指出的是，薄势垒器件在Wfin=500nm时即可实现增强型，Fin宽关键尺寸拓宽了近5倍，极大降低了工艺复杂度和成本。然后，结合双跨导特性、栅下电子浓度分布和导通电阻随栅压变化特性，明确了GaN MOS-FinFET器件的双沟道导电机制：顶部2DEG沟道和侧壁MOS沟道，并建立了双沟道导电物理模型。接着，研究了薄势垒GaN MOS-FinFET器件开态性能和亚阈值性能。对于相同阈值电压指标，薄势垒器件可以通过增加Fin宽尺寸的方法改善电流密度和跨导峰值降低现象。同时，相比厚势垒器件，薄势垒GaN MOS-FinFET器件具有更低的关态泄漏电流~10-8mA/mm，更高的开关比Ion/Ioff=1010。最后，研究了薄势垒GaN MOS-FinFET器件短沟道抑制效应和击穿特性，并结合场板理论分析了击穿电压提高机理。