随着智能产品的不断优化和升级,人们对手机基带芯片的要求越来越高,功耗是决定芯片性能的重要的方面,智能手机等移动设备作为信息和资本传递的终端,给人们的工作生活带来了极大的便利。而对于智能产品越来越高的性能的要求,也使得减小产品功耗,增加产品集成度成为重要的设计目标。这样,针对低功耗SoC芯片的硬件设计就应运而生,平台活动控制器是CPU子系统下的一个中断处理控制单元,旨在降低CPU的功耗。本文重点研究了平台活动控制器的设计和验证,并评估了它降低功耗的程度。平台活动控制器可以针对性地去支持软件,匹配某些硬件模块的活动与特定的时间间隔,避免中央处理单位过多地被唤醒,从而延长关键硬件模块及电源的睡眠时间。论文按平台活动控制器的设计,验证,功耗分析的顺序,分析了芯片模块设计的过程。低功耗设计的方法主要有以下几种:时钟门控设计方法、门级优化设计方法、多电压电源设计方法和多阈值电压VT方法等,评估了它们在时序、面积、架构、设计、验证和布局布线方面的优劣,权衡了它们对芯片低功耗设计的影响。完成了平台活动控制器系统架构设计,该系统包括顶层模块、Tick时隙计时器、中断余量计时器、GIC的中断延迟、基于Tick的中断延迟计时器、基于Time的中断延迟计时器以及激活模块。分析了模块硬件的整体架构,各部分状态机的运行原理,并配置了硬件寄存器控制状态机的输入信号,实现了Tick的产生和中断控制的功能。通过采用UVM、AHB通信总线和IP-XACT标准化信息,建立了平台活动控制器的验证平台,编写了包括基本访问功能、中断延迟功能、激活功能、复位功能、寄存器域的有效性等的测试用例,验证结果表明代码覆盖率和功能覆盖率均达到了100%。完成了平台活动控制器和CPU子系统的功耗分析,分析了平台活动控制器的动态功耗和静态功耗以及平台活动控制器开启前后的CPU子系统功耗,整体数据分析结果表明,动态开关功耗降低了43.8%,静态泄漏功耗降低了18.35%,总体功耗降低了38.04%,达到了低功耗设计的目标。平台活动控制器的设计具有一定的实用功能和应用价值,最终代码覆盖率和功能覆盖率都达到了100%,平台活动控制器降低了相比原来CPU子系统38.04%的总功耗,保证了平台活动控制器的可靠性,达到了低功耗设计的要求,已成功运用到整个芯片系统中。完成了芯片前端设计和验证的流程,在一定程度上解决了智能芯片功耗较高的问题,具备了投入生产实践的意义和价值。