金刚石薄膜具有诸多优异性能。研究发现氢修饰金刚石薄膜呈现p型导电性。这使得金刚石薄膜在微电子、电化学器件方面具有良好的应用前景。然而,利用氢等离子溅射对金刚石薄膜表面进行改性时,氢等离子溅射对薄膜表面的刻蚀不可避免。目前,氢等离子对金刚石薄膜刻蚀造成的形貌与相含量变化尚不清楚,同时对薄膜电极的电化学性能的影响也不明确。这极大限制了金刚石薄膜的应用。本论文利用微波等离子体化学气相沉积技术对金刚石薄膜进行了氢等离子体溅射处理,在相同工艺不同溅射时间条件下,分析刻蚀后金刚石薄膜表面形貌与相结构的变化,检测其导电性能和电化学性能,探讨了氢等离子体刻蚀对金刚石薄膜导电性能与电化学性能的影响机制。获得如下研究结果:(1)随着刻蚀时间的延长刻蚀形貌变化显著:刻蚀前期,金刚石薄膜表面出现明显的刻蚀坑、台阶和亚晶。随着刻蚀时间的增加,刻蚀使晶粒轮廓模糊,最终造成晶粒坍塌。薄膜表面粗糙度随刻蚀时间的增长先减小再逐渐增大。在本论文实验条件下刻蚀时间20 min时粗糙度最低,为0.550μm;(2)刻蚀机制与刻蚀阶段有关:刻蚀的初期,优先刻蚀主要由sp~3相组成的晶粒。刻蚀后期,刻蚀集中在晶界上,sp~2相被刻蚀。原始CVD薄膜sp~3/sp~2比值为1.9,sp~3/sp~2比值随刻蚀时间延长先降低再升高,刻蚀15 min时降到最低为1.1,刻蚀120 min时提升到最高2.2;(3)得到了不同刻蚀时间下金刚石薄膜作为电极时,明确的固液界面结构。通过循环伏安曲线与阻抗图谱,发现不同刻蚀时间下的金刚石薄膜均具备低背景电流和宽电化学窗口(3 V),刻蚀前后薄膜电极的稳定性变化不大。表面接触电阻与电荷转移电阻随刻蚀时间的延长先上升再下降,分别在60 min与20 min时达到最大972.2Ω和5956.0Ω,在120 min时降为刻蚀状态下最小值。同时平带电势的高低受电极表面sp~3相含量的影响,原始CVD薄膜的平带电势为0.92 V,随着sp~3相含量提升有所下降,刻蚀120 min时,平带电势为0.71 V;(4)薄膜的方块电阻随刻蚀时间的延长先上升再下降,刻蚀恢复了金刚石晶粒中的晶格完整性,而金刚石相(sp~3)晶格的完整性与高含量有利于提高薄膜导电性;(5)金刚石薄膜电极的电化学性能与sp~3含量有关,sp~3含量高时,电化学性能较好。因为sp~3含量增加时,平带电势负移,导致费米能级向受主能级上升,从而从深能级有效激发空穴,提高空穴的迁移率,进而提高薄膜电极导电性。