低密度校验(Low-Density Parity-Check,LDPC)码是一类纠错性能优秀的好码,已经得到广泛的研究和应用。而基于高阶有限域GF(q)上的多元LDPC码在中短码长具有超越二元LDPC的纠错性能,尤其是与高阶调制相结合时这种优势更加明显。然而,多元LDPC码过高的译码复杂度阻碍了它在通信系统中应用。本文主要研究了多元LDPC码编码调制系统的低复杂度译码算法,并针对提出的一种算法给出了硬件实现方案。主要完成的工作有以下几个方面:首先介绍了多元LDPC码和其经典算法,包括和积算法和扩展最小和算法。通过仿真比较了多元LDPC码与二元LDPC码和Turbo码的性能。其次,本文介绍了多元LDPC码的编码调制系统,对编码调制系统的性能进行了仿真。并对编码调制系统的联合迭代检测-译码算法(Iterative Joint Detection–Decoding,IJDD)进行了改进,提出了两种低复杂度的译码算法:IJDD改进算法A与IJDD改进算法B。其中,IJDD改进算法A具有较好的性能,IJDD改进算法B易于硬件实现。最后,针对IJDD改进算法B,本文提出了一种多元LDPC译码器的硬件实现方案,并详细介绍了译码器每个模块的设计结构。