论文部分内容阅读
随着信息技术尤其是移动互联网的发展,人们对于以多媒体业务为核心的高速数据传输的需求日益增长。与此同时,智能交通、智能生产、智慧医疗等新技术的提出和应用,使得许多传统产业正在面临全面信息化升级。作为现代信息技术产业的重要底层支撑技术,无线通信将扮演更加重要的角色。未来无线通信系统将不仅仅需要支持人与人之间的连接,更需要为海量的机器设备提供无线接入,因此,将面临如更高数据速率、更低时延、更高可靠性,以及支持海量无线设备接入的诸多需求。反观现代无线通信技术中,数字信号处理(Digital Signal Processing,DSP)的超大规模集成电路(Very Large Scale Integration,VLSI)设计和实现却正面临着CMOS制程工艺升级越发困难所带来的处理速度、时延、功耗等方面的挑战。以迭代信号检测为代表的现代无线通信基带处理技术,在提供逼近香农限的传输性能的同时,也给VLSI实现带来了极高的硬件复杂度。因此,迭代信号检测方法及其高性能、低复杂度、低功耗的VLSI实现成为了一个重要的研究热点。本文以未来无线通信系统基带信号处理中的迭代信号检测及其实现技术为主要研究对象,以高性能、低复杂度、高效率为主要目标,提出了一种基于概率计算的逐比特迭代检测及其VLSI实现方法。包括关键运算单元,稀疏码分多址(Sparse Code Multiple Access,SCMA)检测器,信道码译码器和联合迭代检测与译码方法。本文的主要创新点包括:1.针对目前面向通信信号处理的概率计算关键运算单元计算复杂度高,收敛速度慢,比特流间相关性降低等问题,提出了低复杂度随机比特流生成方法,可共享随机数发生器和快速收敛归一化运算单元。·低复杂度随机比特流生成方法可将通信基带处理中最常用的欧氏距离,对数似然比(Log-Likelihood Ratio,LLR)等变量直接转换为随机比特流,其计算方便,结构简单,硬件开销仅为传统方法的十分之一。·可共享随机数发生器可解决基于概率计算的DSP系统中随机数共享的问题,在保证各个随机数低相关性的前提下大幅降低随机数发生器的开销。·快速收敛概率计算归一化单元主要解决传统概率计算归一化方法的“状态死锁”和“计算溢出”等问题,其收敛速度为传统概率计算归一化方法的三倍,在低计算精度条件下,相比传统二进制计算方法硬件效率有1.5倍增益。2.SCMA作为众多非正交多址接入技术的一种,因其接入能力强,接收算法简单和与现有系统兼容性高的特点受到了广泛关注。但是其性能最佳的消息传递算法(Message Passing Algorithm,MPA)因涉及多种非线性运算导致硬件实现困难,使其很难在实际系统中应用。目前主要应用的工程化算法为基于对数域近似的Max-Log MPA算法。而Max-Log MPA算法又存在检测性能差,硬件实现复杂度高,关键路径长等问题。因此,本论文利用所提出的概率计算关键运算单元,设计了逐比特迭代的概率计算SCMA检测方法,检测性能可逼近MPA算法,而硬件开销仅为Max-Log MPA的十五分之一,硬件效率为Max-Log MPA的三倍。3.Polar码作为第一种可证明达到香农限的信道编码方案,吸引了研究人员和产业界的关注,并已被第三代合作伙伴项目(Third Generation Partnership Program,3GPP)接受作为未来第五代移动通信标准(Fifth Generation Communication Standard,5G)的控制信道编码方案。限制Polar在未来数据信道中应用的主要因素之一是其列表串行抵消算法(Successive Cancellation List algorithm,SCL)的串行译码特性导致的译码时延瓶颈。同时SCL算法的译码结果软输出也比较困难。Polar码的另一类译码算法是置信传播算法(Belief Propagation algorithm,BP),其天然的并行译码结构和软输入软输出特性使其成为Polar译码方案的重要备选,然而其迭代过程复杂导致硬件开销大和数据存取困难等问题。目前已有逐序列迭代的概率计算Polar译码器被提出,展现了极低的硬件开销,但是仍然存在消息传递效率较低,收敛速度慢的问题。本文设计了逐比特迭代的概率计算Polar译码器,并提出了一系列的复杂度和收敛速度优化方法,使得所提出的逐比特迭代概率计算译码器在保持相当的译码性能的同时,降低十九倍的译码时延,并达到两倍的硬件效率提升。4.基于类Turbo结构的外迭代检测与译码方案因其优秀的误码率性能而备受人们关注,但是其内迭代附加外迭代的结构信息传递效率较低,收敛速度慢。本文将SCMA检测和LDPC译码在同一张因子图中进行表示,提出了联合迭代与检测算法,达到相较于外迭代更好的误码率性能,同时还能够达到更快速的收敛。在此基础上,本文还提出了逐比特迭代的概率计算联合迭代检测与译码的VLSI实现方案,结果显示,逐比特迭代的概率计算联合迭代检测与译码器能够在保证相当的性能的前提下,硬件开销降低十倍,硬件效率提升两倍。