论文部分内容阅读
本论文的内容是EPA(Ethernet for Plant Automation)控制芯片的研究与设计。商用以太网具有通信带宽大,通用性和一致性好等优点,但受限于其在数据传输过程中使用的算法,传统以太网无法满足工业控制中最为关心的实时性要求。EPA协议正是在这样的背景下,由浙江大学、浙江中控技术有限公司等单位联合成立的标准起草工作组,经过3年多的技术攻关,提出的基于工业以太网的实时通信控制系统解决方案。该标准已经被列为实时以太网应用行规国际标准之一。EPA控制芯片旨在将EPA协议中应用层以下的所有较固定的功能以硬件芯片的形式实现出来。基于该芯片,设备制造商们可以集中精力开发设备在应用层中的功能,不需要重复开发设备通信链路上的功能模块,从而大大减少了设备的开发成本,这对我国在工控领域首个国际标准的推广具有及其深远的意义。本文按照数字专用集成电路的标准设计流程,依次描述了EPA控制芯片的系统级设计、模块的逻辑设计与仿真验证、FPGA验证和芯片测试及结果分析。其中重点包括:从实践中总结出来的逻辑设计基本理论、芯片系统设计需要考虑的因素、EPA芯片中发送缓冲区内存管理模块的设计及结构优化、ARP(Address Resolution Protocol)地址解析协议的实现、PTP(Precise Time Protocol)时间同步协议的同步精度分析及验证、EPA控制芯片的FPGA验证等内容。EPA控制芯片的FPGA实现能够稳定运行,所有设计的功能通过了验证,证明了逻辑设计的正确性。测试过程在自建的虚拟EPA网络中进行,使用到了自行编写的Visual Basic(VB)测试程序及Ethereal等网络数据包抓取工具。芯片在中芯国际(SMIC)0.18um工艺上流片,采用QFP80形式的封装。芯片的基本功能测试结果与FPGA实现的测试结果相同,但在从FPGA实现到ASIC实现的转换过程中,因两者的FIFO实现出现不一致使得芯片的部分功能不正确。本文从逻辑设计基本方法的角度分析的问题产生的根源,并提出了在以后流片中避免出现类似错误的策略。本论文的主要创新点包括:第一,独创性地提出了逻辑设计的一种基本方法:将逻辑设计分解为信息的表达和信息的传递两部分,该方法源于实践,也在实践中得到验证;第二,在EPA芯片的发送缓冲设计中,提出了适合硬件实现的、基于页的非连续内存分配算法,并通过对比实验证明了该算法在内存使用效率上的优越性;第三,理论分析了在EPA协议这一特殊环境下,PTP同步精度的影响因素,提出了提高同步精度的方法,最后通过实验证明了这一理论推测,使得PTP的同步精度达到200ns以下,同步的平均偏差达到30ns以下。这一指标在建立在MAC层以上的PTP实现方法中尚属首例。