无线传感网(Wireless Sensor Network，WSN)作为继互联网之后的第二大网络，是国际上备受关注的知识密集型前沿热门研究领域。随着越来越多的无线传感器网络开始投入到实际应用中，低成本、低功耗、高性能的无线射频收发芯片的需求也变得越来越迫切。本文设计的频率合成器是WSN射频收发芯片电路中不可或缺的重要模块，而锁相环频率合成器是目前应用最为广泛的频率合成器类型。本设计以WSN的应用为例，介绍了锁相环频率合成器的系统级设计方法，基于TSMC0.18μm CMOS工艺通过理论分析计算以及ADS-PLL Design Guide软件迭代优化的方法完成了整个系统具体电路的设计、前仿真，利用Cadence进行版图设计和后仿真。鉴频鉴相器采用动态D触发式的电路结构，电荷泵则是运用运放和自偏置高摆幅共源共栅电流镜电路等重要改进，减少了非理想因素的影响，通过系统级模型仿真确定了环路系统的阶数和滤波器的参数等重要参量，并设计了一种互补交叉耦合的LC压控振荡器。仿真结果表明，在1.8V基准电压下供电时，电荷泵电流在0.3V~1.6V电压范围内匹配度小于1μA，电流失配率小于0.2%，压控振荡器在中心频率2.4GHz频偏1MHz时的相位噪声为-124.3dBc/Hz@1MHz，环路参考杂散降为-60dBm；芯片面积675μm×750μm，测试结果显示：在偏离中心频率1MHz处，频率合成器的相位噪声约为-110.7dBc/Hz@1MHz。在1.8V供电时，核心电路消耗的电流约为13mA，其中VCO核心电路约5mA，CP电路约3mA，下分频器与PFD约5mA。