高性能计算机和网络通信技术是整个信息技术的制高点，已成为衡量一个国家综合实力的重要标准。国际半导体技术蓝图（ITRS）指出芯片性能的增长速度已远远超越了互连性能的增长速度，传统的芯片间电互连存在带宽受限、串扰严重以及功耗过高等问题，已经不能满足大容量数据传输、新一代通信设备和高性能计算机等方面的系统应用需求。光互连作为一种新的互连方式，具有带宽大、功耗低、延迟小及抗干扰等许多电互连不可比拟的优点。因此，研究高速芯片之间光互连技术与试验平台，将有望解决高速芯片之间的通信瓶颈问题，为实现大容量、高速率以及低功耗的芯片间光互连奠定基础。 在用于高速芯片光互连系统中的几个功能电路中，构成光接收机前端放大电路之一的主放大器是一个关键电路，它的性能在很大程度上决定了整个光接收机的性能。本课题的任务是实现适用于高速芯片光互连系统中10Gbps速率级的单片集成主放大电路。考虑到电路性能和成本的折衷，本文选择了中芯国际（SMIC）0．18μm CMOS工艺来设计主放大电路。本文选择限幅放大器作为前端放大电路的主放大器，它具有设计简单，功耗低，芯片面积小和外接元件少等优点。由于0．18μmCMOS工艺的特征频率fT只有约50GHz，设计10Gbps的超高速电路已经接近工艺的极限，因此必须采用一定的带宽扩展技术．本文在分析了电感峰化技术、电容峰化技术、负电容技术、fT倍增技术、Cherry-Hooper放大器和有源负反馈技术等六种带宽扩展技术的基础上，采用有源负反馈技术设计了一种新的放大单元． 由于本文设计的前端放大电路工作速率高达10Gbps，其电路性能受版图设计的影响很大，在文章中将介绍CMOS工艺在超高速电路设计中的寄生参数对电路的影响以及设计高速集成电路版图的常用技术并阐述主放大器版图设计考虑。版图设计完成后，经商用软件Spectre后仿真，结果显示，限幅放大电路小信号增益大于40dB，-3dB带宽达大于9GHz，同时保持良好的稳定性；输入伪随机电压信号峰峰值在10mV时，限幅放大电路的输出电压摆幅可以稳定于400mV。 本次设计采用SMIC0．18μm CMOS工艺流片，并在东南大学射频与光电集成电路研究所完成了芯片的测试工作，测试结果表明：电路完成了限幅的功能，但是由于电路设计较为复杂，考虑的因素不够全面．最终的测试结果与仿真结果有一定的差距，因此，论文最后对芯片测试中出现的问题进行了分析和总结，为今后的改进工作打下了良好的基础。