论文部分内容阅读
高频射频识别(Radio Frequency Identification,RFID)技术的应用领域近年来不断拓展,并逐渐与传感器技术、生物医疗技术、物联网技术等进行集成。不断新兴的复杂应用提高了对高频RFID标签携带数据量及通信速率的要求,因此高通信速率高频RFID标签芯片具有广阔的应用前景。本文研究了无源高速HF RFID标签芯片的实现,采用UMC 0.18μm Embedded EEPROM 1.8V/5V 2P6M LLP工艺完成了模拟前端中整流电路、稳压电路、时钟产生电路中CPPLL的设计实现。首先,本文分析了传统高频RFID系统(ISO/IEC 15693、ISO/IEC 14443 Type A/B标准)的ASK调制方式及其对提高高频RFID系统通信速率的制约,提出了采用片段循环(Segment Circle)8PSK调制方式的方法实现高速高频RFID,并对无源高速高频RFID标签芯片的架构进行了设计。然后,设计了NMOS栅交叉连接结构的整流电路,其PCE达到47.54%。此外设计了LDO结构的低功耗稳压电路输出稳定的1.8V电源电压,其最大负载电流可达1mA,空载下的静态电流小于2μA,负载调整率小于3%,线性调整率小于0.5%,温度系数为538.4ppm,低频PSR值低至-50dB。最后,采用Top-Down的方法完成了时钟产生电路中的三阶二类CPPLL的设计。采用MATLAB数学建模和Verilog-AMS行为级建模研究了锁相环的环路特性。采用复位延迟方法消除了PFD的鉴相“死区”问题,采用“自举”方法实现了电荷泵充放电电流的高度匹配,采用差分交叉耦合延时单元实现了全摆幅低噪声的环形VCO。对设计的三阶二类CPPLL进行了整体仿真,仿真结果表明CPPLL能够正确锁定13.56MHz的输入参考信号,输出同频同相的时钟信号,其锁定时间约4μs,平均功耗为0.918mW,在1MHz频偏处相位噪声低于-130dBc/Hz。