功能验证是设计流程中的重要任务之一,其目的是验证设计能否按照设计规范完成相应的功能。但是因为验证能力远远落后于设计能力,功能验证面临巨大挑战。目前,业界普遍采用覆盖率导向的验证方法,如何加快覆盖率提升速度成为一个研究热点。本文研究和应用功能覆盖率收敛技术(Coverage Convergence Technology,CCT),该技术基于空洞分析算法和闭环反馈思路,通过收集覆盖率信息控制随机变量生成以达到加速覆盖率收敛的效果。　　 本文首先阐述了CCT的原理、实现方法、可用流程和验证平台编码规范。通过对三种验证向量生成方式进行分析总结,指出CCT技术的优势。然后,采用SystemVerilog语言,设计总线功能模型,分别采用CCT方法和传统受限约束随机生成激励的Simon方法,对总线功能模型进行功能验证。最后,从功能覆盖率收敛状况和仿真用时两个方面,分析验证结果,探讨CCT对于提升验证效率的作用,量化CCT的覆盖率收敛效果。　　 本文以自主研发SoC芯片中DDR控制器的验证需求为背景,应用CCT技术完成DDR控制器的完备验证工作。根据控制器特性制定验证计划,设计验证方案,基于VMM验证方法学和Synopsys公司提供的DesignWare VIP库搭建层次化的验证平台,同时采用SystemVerilog语言开发验证组件,包括场景产生器、数据比较器、功能覆盖率模型、寄存器抽象层模型。实验结果表明,CCT技术结合VMM的验证方法,能够大量减少冗余随机验证向量的生成,快速实现覆盖率收敛,且验证平台重用性增强,相比传统的验证方法,极大地提升了验证效率。