随着半导体工艺的不断进步,集成电路内部的晶体管的特征尺寸(feature size)越来越小,IC的集成度越来越高、速度越来越快、功耗越来越大、内核电源电压越来越低,电流跳变越来越大,电源完整性问题越来越突出。电源完整性设计主要是使PDN (power distribution/delivery network)的阻抗满足目标阻抗的要求,而电源的输出阻抗则处理了负载较低频段的大部分能量,是决定电源完整性设计成败的关键因素。本文围绕电源低输出阻抗的工程实现,进行了超低频域阻抗的测试、仿真和设计方法进行系统研究和总结。本文主要创新点如下：首先对电源输出阻抗的测试、仿真、设计进行了系统的总结,构建了较完整的体系。国外关于PDN低频段阻抗的研究比较分散缺乏系统性,国内鲜有相关论述。电源输出阻抗往往低至1mΩ数量级且为有源测量,其测量难度较大。本文研发了一套通用的测量工具,可有效测量mΩ级的电源频域阻抗。并对已有的测试方法进行深入分析,对其测量精度进行优化提升,可测试<1mΩ的频域阻抗。本文通过分析对比业界对电源阻抗的仿真模型,给出拟合仿真的方法,使低频段阻抗问题更易于通过仿真手段分析解决,通过实际测试结果和仿真结果对比,证明了仿真方法的有效性。本文分析了业界实现地电源阻抗的前沿技术,并以VR11.1为例进行低输出阻抗VRM的设计,满足0.5m Ω的输出阻抗要求。本文对电源输出阻抗的测试、仿真、电源设计等一系列的领域进行了梳理和综合,经过实际设计验证是一套电源低阻抗实现的有效方法。本文的研究内容可以为后续进一步深入研究电源输出阻抗的应用奠定基础,同时可以对测试仪器实现的精度提升,低频段单板级PI仿真及工程实现,以及电源模块的设计有所帮助。