定标器是应用于平板显示系统中的图像缩放芯片,它解决图像输入和输出分辨率不匹配的矛盾,完成图像的缩放处理。本文在研究平板显示技术理论与实现以及定标器在平板显示系统中作用的基础上,采用由上至下(TOP-DOWN)的设计方法,给出了该图像缩放引擎芯片的前端设计和FPGA验证实现。该缩放芯片可以实现对不同分辨率输入图像的缩放处理,然后固定分辨率输出到平板显示屏上显示,同时本设计也可以以IP core的形式应用于相关的图像处理系统。本文从定标器的结构和算法研究入手,详细介绍全新的结构设计,算法选择,VLSI设计实现和FPGA验证实现。定标器的核心部分是缩放内核,内核的关键在于算法,因此本文分别研究Bilinear Interpolation算法和Bicubic Interpolation算法,比较两种算法中那个可以降低硬件电路实现的复杂度,节省芯片资源和降低芯片成本,同时也可以满足图像质量的要求,经过对比研究,最后采用双线性插值算法实现缩放引擎。在电路实现上,采用倒置型滤波器的流水线结构实现对像素数据的水平和垂直缩放处理,这样不仅可以稳定地实现数据处理过程,同时还可以通过精简乘法器和加法器来降低芯片成本,提高电路处理速度,实现0.5至4倍的缩放比。对于为VGA(640×480)、SVGA(800×600)、XGA(1024×768)以及SXGA(1280×1024)模式的输入信号,该结构和算法均能以帧同步的方式将输入图像缩放至XGA模式显示。在图像增强处理(后端处理)的设计时,考虑到算法和结构的不足,采用了锐化处理、对比度/亮度增强、伽马校正和抖动处理来对缩放后图像质量进行有效补偿。同时在设计中,尽量采用模块复用的设计思想,达到较为规整的电路结构,节省了电路面积。本设计用Verilog HDL实现了该图像缩放引擎,使用EDA工具进行了逻辑仿真和验证,并用FPGA芯片来进行方案验证,详细介绍了FPGA测试环境的搭建和测试。通过逻辑验证和系统仿真,该图像缩放芯片满足预期的功能要求,对于不同分辨率的输入图像,均可以在液晶显示屏上得到稳定清晰的XGA模式显示图像。