随着数字电子技术的发展,数字信号处理技术已广泛应用于通讯、计算机和多媒体等领域。快速傅里叶变换(FFT)作为数字信号处理的核心技术之一,使离散傅里叶变换的运算时间缩短了几个数量级。本文讨论了一种在ASIC上实现的可扩展复数有符号数FFT结构。它采用模块复用结构和碟形运算器,其中的乘法器采用改进型的booth编码,并用wallace tree结构来计算出乘法结果。本设计以8点FFT为基础,可扩展到16点和32点,并且能够根据实际需要随时转换到不同点数的FFT模式,便于集成和推广。使用verilog语言完成设计,并集成到芯片上进行验证。本文主要的工作如下:1.分析了快速傅立叶变换(FFT)的三种算法,并选取基2按时间抽取算法来实现可扩展FFT。2.设计并实现了整个FFT处理器的电路结构,并用Verilog HDL进行了描述,采用业界广泛使用的ASIC设计流程,完成了RTL编码、功能仿真、逻辑综合、自动布局布线、版图物理验证和后仿真,后仿真结果表明电路达到了设计要求。3.基于0.18μm CMOS工艺,设计了一款可扩展复数的专用FFT,并采用MPW(Multi Project Wafer)方式在中芯国际工艺线上完成了流片,芯片版图尺寸为2.800 mm×2.350mm,电路规模约200万门。4.完成了芯片测试电路的设计,使芯片在10 MHz时钟频率下工作测试,结果表明芯片工作稳定。