在当代无线通信系统中,卷积码是一种广泛使用的信道编码方式。而Viterbi译码算法作为卷积码的最大似然译码算法,具有速度快、译码效率高等优点,已经被认为是卷积码的最佳译码算法。本文的主要内容是研究DVB-T中内码解码,即(2,1,7)卷积码的Viterbi译码实现。译码方式采用软判决译码,约束长度为7,码率为1／2。本文首先介绍了信道编码的基础知识,接着阐述了差错控制编码中一种重要的编码-卷积码的基本概念,分析了Viterbi译码算法的原理,重心落在Viterbi算法的性能及算法复杂度的平衡考虑,并设计了一种DVB-T系统中支持QPSK调制方式的Viterbi译码器。本文的主要工作如下：1)对输入数据采用了8电平量化的软判决方式,同时对欧氏距离的计算方法进行了简化,这样就能够很方便的用硬件电路实现。2)对加比选单元采用了部分并行结构的运算方式,在满足译码速度的同时,节约了芯片资源。3)在路径度量值存储器的组织方式,本文提出了“乒乓”操作法简化了控制单元,优化了系统的时序。4)在幸存路径的选择输出上采用了回溯算法,与传统的寄存器交换法相比,减少了寄存器的使用,同时为了提高系统的稳定性,本文采用了一种新的多路不同时刻幸存路径同时回溯的译码方法,可以大大降低系统对时钟频率的要求。5)最后在QuartusⅡ7.2平台上,采用VHDL硬件描述语言,对(2,1,7)Viterbi译码器进行FPGA设计,并仿真通过,验证了其正确性。本文设计的译码器具有可重构性,可以支持其他种类的卷积码,诸如(2,1,6)、(2,1,9)等。