伴随CMOS工艺的进步，CMOS器件特征频率的不断提高，以往射频收发芯片常用的双极工艺、GaAs工艺正在逐渐被更加廉价的CMOS工艺所取代。CMOS工艺不仅具有相对较低的价格和功耗，而且更加便于集成。但是由于CMOS固有的问题如衬底损耗等问题需要改进与解决，所以在接下来一段时间内采用CMOS工艺设计射频收发机将是热点研究领域。2.4GHz作为国际通用的ISM（工业、科学和医疗）频段，802.11b/g/n无线局域网、蓝牙、Zigbee等均工作在此频段，市场应用十分广泛。随着人们对于无线通信设备的小型化、低功耗、低成本要求越来越高，研究如何提高工作于2.4GHz频段接收机前端模块性能具有十分重要的意义。论文首先介绍了几种常见的接收机结构。比较了超外差式、零中频以及低中频收发机结构的优点、缺点以及主要应用范围，零中频接收机以其高集成度及低制造成本优势引起了越来越多人的关注。在此基础上，对CMOS射频前端中关键电路-低噪声放大器和混频器展开了研究。论文根据低噪声放大器与混频器设计原理并结合零中频接收机结构的特点，设计出了基于源简并电感结构的低噪声放大器和无源混频器的射频前端电路。论文的主要工作有：（1）设计了一个全差分结构的低噪声放大器，该低噪声放大器具有良好的线性度和噪声性能。该低噪声放大器在共源MOS管栅源端并联一个电容来减少共源管的噪声贡献和栅级匹配电感的大小；匹配电感的减小降低了输入端的串联电阻，进一步降低了低噪声放大器的等效输入噪声。为了在特定工艺下实现上述电容容值的快速选取，论文提出了一种低噪声放大器快速优化设计方法。该方法基于给定工艺的工艺参数，以噪声系数为优化目标，选取最优的并联电容容值和相应的匹配电感感值。（2）设计了一个电流模式的无源混频器，采用电流模式的无源混频器降低了电路噪声提高了电路线性度，尤其对于CMOS工艺来说极大的降低闪烁噪声对混频器的影响。在跨阻放大器设计时，通过合理的选择电路结构以及管子参数，使得电路噪声性能十分优秀。整个设计基于台积电（TSMC）Ё CMOS工艺，利用Cadence SpectreRF仿真设计电路，采用Virtuoso Layout绘制版图并流片测试。仿真结果表明：低噪声放大器的噪声系数为2.2dB，增益为15dB，输入1dB压缩点在-13.2dBm，输入三阶交调点在-0.12dBm。无源混频器的单边带噪声系数为-6.9dB，转换增益为-5.2dB，输入1dB压缩点为3.7dBm，输入三阶交调点为8.9dBm。跨阻放大器的输入等效噪声为4.546nV/фH从指标上可见两个模块都具有良好的噪声系数与线性度，包含跨阻放大器的混频器单边带噪声系数为15.02dB，满足设计要求。