直接序列扩频通信由于其出色抗干扰能力、频带利用率和保密性,近年来被广泛的应用到军事和民用领域。本论文设计的通信系统,采用大规模可编程逻辑器件(FPGA),所设计与实现的扩频通信系统的发射端、接收端,各模块,包括重要的载波发生器(NCO)、各种滤波器、及数字环路滤波器、锁相环等各模块,都集成在一个FPGA芯片上,提高了通信系统的稳定性与可靠性。本文研究了现有的扩频算法,完成了发送端、接收端各个模块的设计与调试,具体所做的工作如下:(1)结合FPGA的特点,对现有的扩频码同步方法进行了优化和改进,提出了一种便于FPGA器件实现的PN码同步方法,最终完成信号的解扩。抗白噪声能力可达-25.38 dB,抗单频噪声干扰能力可达-18.3dB。(2)在载波同步电路的设计中,对传统的Costas环结构进行了改进,经过试验测试,节省了资源提高了同步电路的可靠性。(3)在位同步电路的设计中。结合传统的加扣时钟位同步、Gardner位同步算法,提出了一种“基于跳变检测调整频率字”的位同步算法。该算法精度介于上述两者之间,结合了锁相环具有的良好跟踪、记忆性能,结构简单便于实现。是一种面向判决的位同步提取算法,更适用于FPGA器件的硬件电路实现。(4)通过RS232串口实现了计算机产生的基带信号源与FPGA开发板的调制及解调系统的数据通信接口设计,该接口设计可移植性好,便于对通信系统的性能进行测试。