锁相环频率合成器是当代电子无线通信中不可或缺的模块之一,绝大多数时钟信号与本振信号都是由其产生,比如在第五代通信基站中就需要用到锁相环结构。而其中最为主流的架构,就是电荷泵锁相环。该系统既有模拟电路和数字电路,也涵盖了高频部分和低频部分。针对这样一个复杂的电路,怎样合理的对其进行设计和分析以及仿真,对于广大锁相环学者来说是十分重要的。本文通过对锁相环频率合成器行为级和系统级两方面的设计与仿真,从锁相环电路的基本原理和频率合成器的基本概念出发,分析了锁相环环路整体和鉴相鉴频器、电荷泵、低通滤波器、压控振荡器、分频器等各个部分的数学函数模型。并在此基础上,使用Simulink对锁相环电路进行了线性建模仿真和非线性建模仿真。前者验证了系统稳定性的判定方法和各个环路参数设计的规则,后者则验证了实际工作中各个模块中的信号的传输过程。最后两者相结合,共同实现了锁相环频率合成器行为级和系统级的设计与仿真。压控振荡器(VCO)作为锁相环路中最为重要的一个模块,它的性能好坏直接影响了整个锁相环频率合成器的优劣。所以本文较为详细地讲解了压控振荡器的原理、分类、相噪模型以及压控振荡器的设计与仿真。最后设计了一款基于MOS变容管阵列的LC VCO。使用的工艺为0.18μm CMOS技术。该设计实现了从4.4 GHz到6.7 GHz的宽调谐频率,中心频率为5.5 GHz,中心频点偏移1 MHz时的相位噪声为-120.5 dBc/Hz。该电路的调谐范围为41%,功耗为2.56 mW,电源电压为1.8V。