数字电视被认为是今后几年内将会快速发展的领域之一,而数字电视芯片的设计更是当前数字芯片设计领域非常热门的一个方向。本文通过研究基于欧洲标准的DVB-S系统的信道解码理论,基于当前流行的自顶向下的数字芯片设计方法,提出了设计该数字芯片的方法。通过仔细分析该系统信道解码理论,详细设计了其硬件实现的逻辑原理框图,进而通过硬件描述,将信道解码系统中的每一个模块都用硬件语言描述出来,通过RTL仿真和Modelsim仿真工具验证了每一个模块的硬件描述的功能,然后结合matlab等信号分析工具验证了整体模块的功能。在确保功能正确的基础上,通过FPGA硬件的实际验证说明了硬件描述来实现芯片设计的时序上的正确性。最后,在FPGA硬件验证完成后,本文简单介绍了进行特定的ASIC工艺库进行综合,综合布线,生成最后的芯片网表设计的流程。