随着数字信号处理技术和集成电路技术的迅猛发展，模数转换器（ADC）的应用领域越来越广，人们对ADC的要求越来越高。因此ADC的设计总体上向着速度更快，分辨率更高的趋势发展。随着便携设备的应用越来越多，低功耗成为了设计者们考虑的又一大因素。　　 本文首先通过几种常见ADC结构的介绍与比较，阐明了流水线ADC的优势。接着对流水线ADC的传函曲线和数字校正技术进行了探讨，并在此基础上进行了流水线ADC的整体设计，采用每级1．5比特的结构。本文利用SMIC0．13μm CMOS工艺对可满足于10比特100MSPS流水线ADC的关键单元进行了研究与设计。　　 流水线ADC是一个复杂的系统，由多个模块组成，主要包括采样保持电路、各级流水线电路、基准电流源电路、时钟产生电路和数字校正电路等。其中，采样保持电路由采样开关和高性能的运算放大器等单元组成。各级流水线电路由子ADC、子DAC、级间增益放大器等单元组成。本文首先研究了流水线ADC最前端的采样保持电路，它是整个ADC的关键，其采样的速度和精度对整个ADC有着重要的影响。在提出了采样保持电路的整体架构后，本文着重分析了采样开关的必要性，并阐明了栅压自举采样开关的设计思想和注意事项。接着，本文对采样保持电路中的最关键部分即运算放大器进行了分析与设计。首先，对各种常见的运放进行比较分析。根据该工艺电源电压仅为1．2V的特点和需要达到的指标选定了运放的架构为增益自举型。接着，对增益自举型运放进行了详细的设计。在对运放的增益和带宽这两个重要指标产生影响的结构的设计上，先对重点管子的尺寸进行了手工的估算，然后对仿真时的技巧进行了介绍。同时，在考虑运放带宽和增益的前提下，兼顾低功耗的要求，对运放的偏置电路进行了设计并确定了偏置电流。本文对采用的共模反馈技术进行了讨论，更进一步地阐明了共模反馈的意义。最后对运放和采样保持电路整体进行了仿真。　　 本文还对子ADC中的动态比较器进行了研究。动态比较器是子ADC里的一个重要组成部分，其性能的好坏对比较后生成的数字信号的正确性有着重要的影响。本文在比较器的性能参数分析的基础上，提出了对动态比较器的设计方案，完成了对动态比较器的初步研究与设计。